CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .28 .29 .30 .31 .32 3133.34 .35 .36 .37 .38 ... 4323 »
  1. spi

    0下载:
  2. SPI controller-SPI controller
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:8.86kb
    • 提供者:Viktor
  1. normal-NIOS2-fouction

    0下载:
  2. FPGA设计中利用NIOS开发软核 此文件包含了几乎所有的NIOS常用函数-Development of FPGA design using NIOS soft-core This file contains almost all the common functions NIOS
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:8.86kb
    • 提供者:ice
  1. 74hc164

    0下载:
  2. 串转并数字芯片测试,通过74hc164串行信号转并行信号依次点亮8个LED灯,然后依次熄灭8个灯,-String transfer and digital chip testing, 74hc164
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:8.86kb
    • 提供者:王志俊
  1. bridge

    0下载:
  2. 自己写的基于AMBA3.0的axi2ahb, axi2apb以及ahb2apb,以简单验证过了-Wrote based AMBA3.0 of axi2ahb, axi2apb and ahb2apb, simple verified. . .
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:8.86kb
    • 提供者:王刚
  1. prbs

    1下载:
  2. 高速并行数据伪随机化模块,包括发送侧的随机化和接收侧的去随机化,以及测试模块-High-speed parallel pseudo-random data modules, including randomized and receive side of sending side to randomization, and the test module
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:8.86kb
    • 提供者:wangxin
  1. tlc549

    0下载:
  2. 使用tlc549实现ad变换并在led上显示出来-Use tlc549 achieve ad transform and led on display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:8.86kb
    • 提供者:李永超
  1. chap4

    0下载:
  2. 《VHDL编程实例》一书的范例文件,第四章内容-" VHDL programming examples," a book of sample files, the contents of Chapter IV
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:8.85kb
    • 提供者:kangyi
  1. ahb_master

    1下载:
  2. AHB master system generator in verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:8.85kb
    • 提供者:Prashanth R
  1. vbi_proc

    0下载:
  2. 视频处理相关的verilog代码,可以实现在blank期间插入,其他有用信息。可以被综合。-Video processing, the verilog code can be inserted in the blank period, and other useful information. Can be integrated.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:8.85kb
    • 提供者:xyzzzzzzzz
  1. UART_echo

    0下载:
  2. It s a UART module with baud rate of 125000.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:8.85kb
    • 提供者:Zeze Luiz
  1. Altera_UP_PS2

    0下载:
  2. Altas default hardware files for PS/2 connection between FPGA and the host(device).
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:8.85kb
    • 提供者:Dean
  1. Digital-clock-design

    0下载:
  2. 用VHDL语言设计数字钟.实现以下功能:正常走表,时间设置,闹钟设置,整点报时,闹钟提醒。-Digital clock using VHDL language . Achieve the following functions: normal walking table, time settings, alarm settings, the whole point timekeeping, alarm.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-21
    • 文件大小:8.85kb
    • 提供者:xiaoyu
« 1 2 ... .28 .29 .30 .31 .32 3133.34 .35 .36 .37 .38 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭