CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .28 .29 .30 .31 .32 3133.34 .35 .36 .37 .38 ... 4323 »
  1. JTKZQ1

    0下载:
  2. 交通灯控制(VHDL)-Traffic Light Control (VHDL)! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! !
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:684.13kb
    • 提供者:阿甘
  1. fpgadsk

    0下载:
  2. FPGA的测试程序,包括蜂鸣器、显示、流水灯,第一次拿到板子一定要试哦-FPGA testing procedures, including buzzer, display, water lights, for the first time Oh, must try to get the board
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:684.13kb
    • 提供者:toutoublue
  1. Cyclone-FPGA-Family-Data-Sheet

    0下载:
  2. Cyclone FPGA Family 数据手册。讲述altera公司的FPGA的相关器件。主要用于选型。-Cyclone FPGA Family Data Sheet. Altera about the company' s FPGA-related devices. Mainly used for selection.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:684.17kb
    • 提供者:rokcy
  1. cf_vhdl

    0下载:
  2. CF VHDL The CF+ design was designed using the timing diagrams of the Compact Flash specification rev. 1.4, Analog Devices ADSP-218xN DSP Microcomputer specification, and the Intel StrataFlash Memory 28F320J3 specification.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:684.2kb
    • 提供者:gbh
  1. DDS

    0下载:
  2. 基于DDS的信号发生器,产生10KHZ-15KH的正弦波、三角波信号;频率字M按键输入,每次增量1;-DDS-based signal generator
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:684.27kb
    • 提供者:
  1. CICFPGA

    0下载:
  2. 本文总结了CIC 滤波器理论要点,介绍了采用FPGA设计CIC 滤波器的基本方法,使滤波器的参数可以按实际需要任意更改,给出了仿真结,验证了设计的可靠性和可行性。采用该方法设计的CIC 滤波器已用于DDC芯片,也适合下一代高频雷达系统的要求。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:684.44kb
    • 提供者:roybevan
  1. report

    0下载:
  2. ppm modulation by vhdlcod
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:684.57kb
    • 提供者:bahram
  1. LAB7

    0下载:
  2. Verilog code to move a servo.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:684.75kb
    • 提供者:ecuato
  1. suoxianghuan

    0下载:
  2. 锁相环的仿真以及含有文本,希望能有帮助。锁相环对通信中还是很重要的
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:685.01kb
    • 提供者:蔡立凤
  1. sdr_sdram

    0下载:
  2. 文章详细讲述了sdr_sdram控制器的使用和编程思想-sdr_sdram
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:685.08kb
    • 提供者:chentao
  1. shizhong_xianshi

    0下载:
  2. 使用Altera型FPGA的数字时钟,使用按键显示,具有调时计时功能-Using Altera FPGA-based digital clock, using the key display, with timing function when adjusting
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:685.21kb
    • 提供者:
  1. FPGAIPcAN

    0下载:
  2. 目前市面上比较流行的can协议vhdl控制器,提供源码参考设计,同仁可自行下载-At present, more popular on the market can deal VHDL controller, available in a source reference design, Tongren can download
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:685.26kb
    • 提供者:lee
« 1 2 ... .28 .29 .30 .31 .32 3133.34 .35 .36 .37 .38 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭