CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .23 .24 .25 .26 .27 3128.29 .30 .31 .32 .33 ... 4323 »
  1. VHDLipcode

    0下载:
  2. VHDL IP CODE,资源多多共享!不亦乐乎!
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:678.9kb
    • 提供者:wangzhe
  1. VAA

    0下载:
  2. algoritmos de búsqueda
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:678.99kb
    • 提供者:tr3s_patin3s
  1. keyboard

    0下载:
  2. 通过ps2口实现键盘的链接,对FPGA进行输入。(Through the PS2 port to achieve the keyboard link, the FPGA input.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-26
    • 文件大小:679kb
    • 提供者:随风追月
  1. 19264LCD

    0下载:
  2. 192*64LCD显示资料,AIP31107,AIP31108,包含电路及驱动程序 -192* 64LCD display data, AIP31107, AIP31108, including circuit and drivers
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:679.03kb
    • 提供者:rue
  1. sell

    0下载:
  2. Verilog 的一个售饮料机自动找零的程序,需要下载到fpga板子上运行,各个引脚的配置都做好了,相当好用-!!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:679.14kb
    • 提供者:tata
  1. freq

    0下载:
  2. 本程序是基于vhdl语言的8位16进制频率计,待测频率范围是1HZ~100MHZ。-This procedure is based on the vhdl language 8 16 hex frequency, frequency range tested 1HZ ~ 100MHZ.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:679.29kb
    • 提供者:张东林
  1. shuzizhong

    0下载:
  2. 我做的是基于fpga的一个数字钟的设计用的是xilinx ise开发环境-What I do is design a digital clock based fpga xilinx ise with the development environment
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:679.34kb
    • 提供者:王祥祥
  1. vmodcam-ref-vga-demo-12

    0下载:
  2. 通过fpga(注:xilinx公司的板子)从vmodcam取数据并用vga显示。-vmodcam ref vga demo
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:679.55kb
    • 提供者:王炎杰
  1. sampath

    0下载:
  2. all gates with testbenches
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:679.69kb
    • 提供者:vilas
  1. ALU

    0下载:
  2. 基于FPGA实现的简单ALU。ALU中主要包含有符号的加法、减法、乘法、左移、右移。ALU的顶层要控制运算和复位。-FPGA-based implementation of a simple ALU. ALU mainly contains symbols of addition, subtraction, multiplication, left, right. To control the operation of the ALU and reset the top.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:679.74kb
    • 提供者:非南
  1. modelsim

    0下载:
  2. 这是一个关于仿真工具MODELSIM的安装和使用。-This is a ModelSim simulation tool on the installation and use.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:679.81kb
    • 提供者:王龙
  1. multi

    0下载:
  2. 基于CPLD/FPGA的十六位乘法器的VHDL实现-Based on CPLD/FPGA multiplier of 16 to achieve the VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:679.94kb
    • 提供者:peter
« 1 2 ... .23 .24 .25 .26 .27 3128.29 .30 .31 .32 .33 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭