CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .28 .29 .30 .31 .32 3133.34 .35 .36 .37 .38 ... 4323 »
  1. hdbn

    0下载:
  2. vhdl语言实现hdb3编码,也可就行hdb2编码,综合后实现hdb3编码的硬件实现-vhdl language hdb3 coding, also may line hdb2 code, after the realization of integrated hardware encoding hdb3
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:181.21kb
    • 提供者:彭军伟
  1. floating_point_addition_subtraction

    0下载:
  2. Simple floating point addition unit written in Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:3.17kb
    • 提供者:binh
  1. FFT

    0下载:
  2. 8 point FFT written in Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-01-08
    • 文件大小:7.06mb
    • 提供者:binh
  1. DDR_Xilinx

    0下载:
  2. xilinx公司DDR控制ipxilinx公司DDR控制ip-xilinx公司DDR控制ip
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:54.57kb
    • 提供者:jf
  1. gen_clk

    0下载:
  2. 通过FPGA产生时钟信号,通过FPGA产生时钟信号-通过FPGA产生时钟信号
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:378.5kb
    • 提供者:jf
  1. DDS

    0下载:
  2. 这个是我自己用VHDL语言写的两相数字信号发生器程序 D/A用的是DAC904-This is for my own use VHDL, written procedures for two-phase digital signal generator D/A using a DAC904
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.31mb
    • 提供者:马骋
  1. sm5k_lib

    0下载:
  2. SM5k库函数,里面很多的算法值得借鉴和采纳-SM5k library functions, which a lot of algorithms to be learned and adopted
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:13.12kb
    • 提供者:dongfeng
  1. ww1

    0下载:
  2. 本例实现的检测是否有三路信号输入,如果有可输出一个高电平,同时可计算第一路与第三路之间相差的脉冲数,使用vhdl语言与图形结合的方法。-Achieved in this case detect three-way signal input, if there is a high output, while the first road and calculate the difference between the third way of pulses, using vhdl languag
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:316.52kb
    • 提供者:顾婷婷
  1. LittleLogicGuide

    0下载:
  2. TI公司的关于逻辑小器件的资料,比较详细。-TI' s information on the logic of small devices, more detailed.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.27mb
    • 提供者:deartp
  1. scen_gen_in_vmm.tar

    0下载:
  2. VMM中如果产生激励,特别是复杂的激励,以及如何在testcase中使用和修改这些激励-how to generate stimulus data in VMM
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:5.98kb
    • 提供者:niusl
  1. vmm_test

    0下载:
  2. 怎样在vmm中建立不同的testcase,以测试不同的功能模块-how to build testcase
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:1.49kb
    • 提供者:niusl
  1. new_fifo

    0下载:
  2. 最新的testbench of FIFO ,使用Vmm,VCS,可以大致了解一下VMM的体系-the new fifo VMM testbench
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:6.46kb
    • 提供者:niusl
« 1 2 ... .28 .29 .30 .31 .32 3133.34 .35 .36 .37 .38 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭