资源列表
Quartus7.2_licence
- A way to evalulate Quartus 7.2
duojitongxin
- 实现环境检测，然后将数据传递给主机，并显示环境数据-To achieve environmental testing, and then pass the data to the host, and display environmental data
EDA
- 用EDA实现串行输入并行输出的移位寄存器，附带仿真-Serial Input with EDA parallel output shift register, with simulation
AGC
- 在实际系统中，由于发端功率和信道增益的变化会引起接收到的信号幅度的变化，这种变化是设计者所不希望的，因此，有必要对信号幅度进行自动增益控制(AGC)。另外，在解调器内部所有同步完成之后，如果解调输出为软输出，则需要对输出信号进行定标，以使较少的位数能够全面地反映解调数据的信息，这被称为定标AGC。AGC的实现原理大同小异，一般都是将信号幅度(能量)与固定门限比较，高于或低于门限的信息被送到调整环路滤波器，滤波器的输出用于控制可控增益放大器，或者是数字增益调整。-AGC
MIPS_CPU
- MIPS结构的CPU，采用VHDL编码，附带验证程序，能够跑题hash算法，流水灯，求π程序-MIPS structure of the CPU, using VHDL coding, with the verification process, to get off track and hash algorithms, water lights, find π procedures
crc
- crc project by vhdl -crc project by vhdl ..............
spreadingcommunicatinon
- spearding progect by vhdl code simulate
Spread_Frequency
- spearding freqeuncy project by vhdl code
TRDB_LTM_UserGuide_v1.23
- TRDB_LTM使用说明书，用户手册，LTM的一些说明-TRDB_LTM manuals, user manuals, LTM some of the instructions
AVR-FPGA
- 电子计数式简易多功能计数器的原理、设计、应用及误差特性。本计数器以ATmega128单片机为控制核心，由FPGA模块、键盘输入模块、液晶显示模块、温度测量模块等功能模块组成，实现了周期、频率、时间间隔的测量等功能。-Achieve multi-counter, you would like to have more detailed
FPGA_DDS
- 基于FPGA的DDS信号发生器产生VHDL源码及其测试激励文件的matlab模型,在modelsim下仿真通过-FPGA-based VHDL source DDS signal generator and the test stimulus file matlab model simulation in modelsim adopted under
fir
- 用verilog编写的fir滤波器程序,可实现fir的硬件综合-Fir filters using verilog written procedures