CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .97 .98 .99 .00 .01 3202.03 .04 .05 .06 .07 ... 4323 »
  1. pinlvjitest

    0下载:
  2. 数字频率计的testbench测试程序,和数字频率计配合使用,该程序实现对输入信号和测试信号的提供。-Digital frequency meter testbench testing procedures, and the digital frequency meter with the use of the program on the input signal and the test signal is provided.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:6.82kb
    • 提供者:10086
  1. fft_statemachine

    0下载:
  2. FFT程序,此程序虽然耗逻辑资源很大,但是在接受数据后的第7个时钟沿就可以输出FFT变换后的数据,对要求时延较低的系统可以考虑
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:6.82kb
    • 提供者:xiaoyuer
  1. LCD

    0下载:
  2. 空调控制,简易的的控制,简单的模型-control of kongtiao
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:6.82kb
    • 提供者:mq
  1. pci_to_wb_latest[1].tar

    0下载:
  2. 该ip核实现了容量为16MB的、双字、可寻址存储镜像与wishbone总线的连接-This core implements a 16 MB DWord-addressable memory image in the Wishbone bus (so WB width is 32 bit). Its functionality is reduced to the minimum which is required by the PCI specification (and I m really t
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:6.81kb
    • 提供者:hxr
  1. LED

    0下载:
  2. led流水点亮 实现led顺序点亮 程序简单-led water light
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:6.81kb
    • 提供者:haoyuhao
  1. a

    0下载:
  2. ASIC Design using VHDL by Shyam Mani
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:6.81kb
    • 提供者:shyammani
  1. rs232uart

    0下载:
  2. 利用fpga完成rs232代码,完整程序-Using fpga completed rs232 code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:6.8kb
    • 提供者:陈一姐
  1. sdram

    0下载:
  2. verilog sdram读写控制,实现数据存储于发送-sdram read and write,data store and communication
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:6.8kb
    • 提供者:john
  1. code

    0下载:
  2. verilog code for intrusion matching
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:6.8kb
    • 提供者:Delma
  1. DS18B20FPGA

    0下载:
  2. VHDL设计的ds18b20的测温程序,欢迎测试请不要直接复制,可能不好显示。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:6.8kb
    • 提供者:aaaa
  1. vgaout

    0下载:
  2. VHDL语言按VGA接口标准把数字图像信号转换成标准VGA格式。适合做学习试验-VHDL by VGA interface standards, digital image signal conversion into a standard VGA format. Suitable for the pilot study
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:6.8kb
    • 提供者:余飞
  1. verilog-sin

    0下载:
  2. FPGA开发sin波形,用verilog写的正弦波发生器。-FPGA development sin wave with verilog write sine wave generator
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:6.8kb
    • 提供者:蒋壮
« 1 2 ... .97 .98 .99 .00 .01 3202.03 .04 .05 .06 .07 ... 4323 »
搜珍网 www.dssz.com