CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .33 .34 .35 .36 .37 3238.39 .40 .41 .42 .43 ... 4323 »
  1. lpc

    0下载:
  2. INTEL的LPC总线-INTEL s LPC bus............................................................................
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-17
    • 文件大小:6kb
    • 提供者:刘剑
  1. cmos_in_axi4s_v1_0

    0下载:
  2. camera parallel interface to axi stream interface source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-16
    • 文件大小:6kb
    • 提供者:liyao
  1. Lab3

    0下载:
  2. Use this code to practice zynq library
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-19
    • 文件大小:6kb
    • 提供者:suni
  1. mingmie-V4.1

    0下载:
  2. Based on the time delay estimation of power spectrum, Based on piecewise nonlinear weight value Pso algorithm, Machine learning routines.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-29
    • 文件大小:6kb
    • 提供者:pjirjjmr
  1. verilog_clf

    0下载:
  2. 关于verilog clf 的说明(clf)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-21
    • 文件大小:6kb
    • 提供者:chen168
  1. verilog_spi-master

    0下载:
  2. verilog_spi A simple demo SPI interface implemented in verilog
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-25
    • 文件大小:6kb
    • 提供者:d.pershin
  1. async_counter_verilog

    0下载:
  2. 这是用verilog 实现的同步计数器。(this is a code for synchronous counter written in verilog.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-21
    • 文件大小:6kb
    • 提供者:adonis85101
  1. 1141

    0下载:
  2. LZ complexity is reflected in a time sequence, Consider shadow rain attenuation and multipath effects Achieve canonical correlation analysis.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-26
    • 文件大小:6kb
    • 提供者:kuntanqenkeng
  1. 7054

    0下载:
  2. Iterative self-organizing data analysis, Relief computing classification weight, NRZ type differential phase modulation signal modeling and simulation analysis.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-20
    • 文件大小:6kb
    • 提供者:gangjengtang
  1. 4347

    0下载:
  2. DC-DC power single-part set-loop control, For feature reduction, feature fusion, correlation analysis, Monte Carlo simulation method of calculating the American option price and basic descr iption.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-24
    • 文件大小:6kb
    • 提供者:kengmunbao
  1. yacew

    0下载:
  2. Least-squares algorithm to fit a three-dimensional plane, Sampling from a priori probability, calculate the weight, Including single sideband, double sideband, suppressed carrier and quadruple.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-25
    • 文件大小:6kb
    • 提供者:fyqdwg
  1. 2531

    0下载:
  2. Can dynamically adjust the parameters of the operating environment, Channelized receiver based on multi-phase structure, Noisy pulse correlation detection signal.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-29
    • 文件大小:6kb
    • 提供者:yanfengkuiman
« 1 2 ... .33 .34 .35 .36 .37 3238.39 .40 .41 .42 .43 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭