资源列表
traffic_light
- 一个用verilog编写的模拟交通灯控制的源代码。模拟在十字路口的双向交通灯。-a prepared using Verilog simulation of traffic lights to control the source code. Simulation at the crossroads of two-way traffic lights.
sorce
- 一个很好的利用verilog编程实现的cpu程序，一定要好好利用。-a good use of the Verilog Programming cpu procedures, we must make good use of.
siluqiangdaqi
- 通过VHDL程序设计一个4人参加的智力竞赛抢答计时器，当有某一参赛者首先按下抢答开关时，相应显示灯亮并伴有声响，此时抢答器不再接受其他输入信号。 电路具有回答问题时间控制功能。要求回答问题时间小于等于100s(显示为0~99)，时间显示采用倒计时方式。当达到限定时间时，发出声响以示警告。 -VHDL programming by a 4 quiz participants answer in timer, when a participant first press the answe
m.e-lab
- vhdl verilog code for alu operation pll,biy sliced processor
inout
- 用于RAM的测试文件，以及testbench-some RAM testingfiles，and its testbench
vhdl
- 该系统通过顶层模块，调用7底层模块实现。7大模块底层模块为：理想信源数据接收模块，理想信源数据缓存模块，LAPS成帧模块，加扰并发送LAPS帧模块，接收LAPS帧并解扰模块，接收LAPS帧数据缓存模块，解帧并发送数据给理想信源模块。另，还有一个fifo模块，以便两个缓存模块调用。-The system top-level module, called 7, the bottom module. Bottom-7 module module: the ideal source of data re
scen_gen_in_vmm.tar
- VMM中如果产生激励，特别是复杂的激励，以及如何在testcase中使用和修改这些激励-how to generate stimulus data in VMM
chuzuchejifeixitong
- 出租车计费系统的 实现，已物理验证。程序简洁。-taxi system of billing, physical verification. Simple procedures.
Min-systembased-on-EP1C3T144
- 相当实用的内容，适合刚开始进行VHDL编程的初学者进行联系的资源-Very useful content, the beginning of the VHDL programming for beginners resources contact
LC2K
- Litter computer的VHDL实现，是一个多时钟周期CPU的设计实现。-It is a design of CPU of "little computer" in VHDL.
baheyouxiji
- 用vhdl写的拔河游戏机代码，后缀名改为vhd即可-the code of baheyouxiji in vhdl
shuzizhongchengxu
- 多功能数字钟，1、采用24小时制：时、分、秒计时、显示。 2、具有手动校准功能：分为时校准、分校准。 3、秒复位 4、闹钟功能 5、整点报时：仿中央人民广播电台整点报时信号