资源列表
nios_ii_licheng
- nios ii初学例程,初学者非常有用。-nios ii easy get starting.
OUT_Port.tar
- Outport Controller for Globally asynchronous and locally synchronous systems
Fir Filter
- 2 D FIR Filter
2dFIR
- 2 D FIR filter With VHDL-2-D FIR filter with VHDL
Flintstone
- 在摩登原始人状态机操作如下： 1。国家机器有两个州，国家和国家岩床。 2。有一个输出，弗雷德，这需要在国家和一床价值0 国石。 3。复位，通过了关于Reset_n水平低造成的，使国家机器为 国家床。 4。国家机器在等待国家床而巴尼低，而且进入 岩国变为高电平时，巴尼。 5。国家机器然后等待而威尔玛低，回报在国家岩 对国家床当威尔玛变为高电平。-The Flintstones State Machine operates as follows: 1. The
Verilog
- 基于Verilog的编码用BOOTH算法和移位相加实现乘法运算-BOOTH Algorithm with multiplication
CPLD_DMA
- 这是一款USB接口ISP1582器件实现DMA传输的辅助电路的硬件设计源代码-This is a ISP1582 USB device DMA transmission of the auxiliary circuit hardware design source code
verilog-som
- 拿verilog编写的som(自适应神经网络算法)，用于障碍物检测，基于FPGA可综合实验，已经在altera的cylcone上实现-Canal verilog prepared som (adaptive neural network algorithm) for obstacle detection. Based on FPGA synthesis experiments, in altera achieve the cylcone
LED_RTC
- 读取和设置RTC，并同时将时间显示在数码管上-Read and set the RTC, the time displayed on the digital
FPGA_1602
- VHDL编写的1602控制程序，可以控制1602显示字符，可以按照实际要求进行修改-1602 control program in VHDL, you can control the 1602 display character can be modified in accordance with the practical requirements of
iis
- IIS代码，来源于黄毅的system on chip-IIS code Huang Yi on-chip system and source code analysis
source-(4)
- 32k fft using verilog