CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .91 .92 .93 .94 .95 3296.97 .98 .99 .00 .01 ... 4323 »
  1. mii_mac

    0下载:
  2. mii mac tx and rx,以太网mii接口收发(mii mac tx and rx Ethernet mii interface)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-28
    • 文件大小:5kb
    • 提供者:冷酷到底
  1. lcd

    0下载:
  2. lcd代码完整版,可以直接在quartus运行不会报错,亲测完美使用。(LCD code complete version, you can run directly in quartus, will not be reported wrong, pro test perfect use.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-27
    • 文件大小:5kb
    • 提供者:佳境渐入
  1. DDS

    1下载:
  2. 可以实现DDS 的正负线性扫频以及在线参数设置(DDS ad9914/ad9915 code)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-31
    • 文件大小:5kb
    • 提供者:preman
  1. GenesysGeneral

    0下载:
  2. virtex-5 XC5VLX50T ucf文件.(ucf file for virtex-5 XC5VLX50T.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-31
    • 文件大小:5kb
    • 提供者:sz__yz
  1. Xilinx ISE14_7破解文件和步骤已测可用

    0下载:
  2. 对于xinlinx ise的破解文件和步骤说明,亲测可用(here is a package of xilinx ise which could use to break the boundaries)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-02
    • 文件大小:5kb
    • 提供者:shows
  1. shiftreg44

    0下载:
  2. 一个用来构成缓存原件的基础 计数器和移位寄存器(Base counter and shift register for a cache primitive)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-05
    • 文件大小:5kb
    • 提供者:aasdd
  1. modelsim入门

    0下载:
  2. Modelsim使用说明大全,命令和使用方法,工程创建和仿真,适合初学者。(Modelsim valuable user guide for engineers)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-05
    • 文件大小:5kb
    • 提供者:chris_lj
  1. VHDL

    0下载:
  2. 产生svpwm波形,可以参考下载,以便学习交流(gennerate SVPWM wave)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-05
    • 文件大小:5kb
    • 提供者:thunder881
  1. SinePointInt

    0下载:
  2. 后备式逆变器,逆变控制模块,飞思卡尔HCS08平台,汇编语言;(Backup inverter, inverter control module, Freescale Carle HCS08 platform, assembly language;)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-05
    • 文件大小:5kb
    • 提供者:tp252
  1. JK_FF

    0下载:
  2. verilog的JK触发器描述,附带tb测试文件。(JK flip-flop descr iption of Verilog)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-08
    • 文件大小:5kb
    • 提供者:Yvonnezoey
  1. verilog

    0下载:
  2. 里面包括乘法器等多个verilog编码整理,大多数的编码应该都在内(It includes multiple Verilog coding collation, such as multiplier, and most of the codes should be included)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-10
    • 文件大小:5kb
    • 提供者:羽霜梦琳
  1. xilinx_ise

    0下载:
  2. ISE14.7 license 亲测可用(License used for ISE14.7)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-29
    • 文件大小:5kb
    • 提供者:runningqiu
« 1 2 ... .91 .92 .93 .94 .95 3296.97 .98 .99 .00 .01 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭