资源列表
X-HDL_3.2.55_license
- X-HDL软件是可以智能地实现vhdl<->verilog之间的相互转换的软件，不仅仅是语法转换，而是使用了hdl技术。这是该软件x-hdl3.2.55的license注册补丁，非常难得。
DDS
- 用51和 FPGA实现的 DDS的程序
mips
- MIPs CPU，VERILOG代码，经过QUARTUS综合，时序分析，验证无误。-MIPS CPU
codeb_generator5.6
- B码校时（B码的产生）用来产生B码，实现B码校时 使设备进行同步。
fir
- 完成一个FIR数字滤波器的设计。要求： 1、 基于直接型和分布式两种算法。 2、 输入数据宽度为8位，输出数据宽度为16位。 3、 滤波器的阶数为16阶，抽头系数分别为h[0]=h[15]=0000，h[1]=h[14]=0065，h[2]=h[13]=018F，h[3]=h[12]=035A，h[4]=h[11]=0579，h[5]=h[10]=078E，h[6]=h[9]=0935，h[7]=h[8]=0A1F。
game cube controller vhdl
- This is vhdl code to use inputs of game cube controller.
fsm_tictactoe
- tic tac toe game, made with FSM
vga1
- 利用Spartan3E 编写代码实现VGA显示器的单色显示、条纹显示等基本显示功能-use Spartan3e to make VGA display single color stripes
AD9826-verilog
- 使用Verilog编写的ad9826的控制模块-the module of ad9826 with verilog
i2c_slave
- I2c中通信的从机发送和接收信息的Verilog程序测试模块，用Modelsim仿真通过
eth_Management_interface
- 千兆网的FPGA代码，非常有用的，请大家阅读(ethernet verilog coding,please read it and download it)
i2c_verilog
- 主要包含i2c的master、slave模块，和一个简单的仿真sim文件(It mainly includes I2C master, slave module, and a simple SIM file)