CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .21 .22 .23 .24 .25 3326.27 .28 .29 .30 .31 ... 4323 »
  1. VHDL_-position-control

    0下载:
  2. 本程序用VHDL语言编写的步进电机定位控制程序-This program written in VHDL language of stepper motor positioning control program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:4.61kb
    • 提供者:王强
  1. echo

    0下载:
  2. 回声抵消 verilog 语言 借鉴别人的 -echo cancel
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4.61kb
    • 提供者:好大夫
  1. Stepper-motor-positioning

    0下载:
  2. 使用VHDL语言,编写的步进电机定位控制系统,-Using VHDL language, written in stepper motor positioning control system,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-06
    • 文件大小:4.61kb
    • 提供者:ludongdong
  1. 32jinzhi

    0下载:
  2. 32进制的详细描述 和ascii之间的对应关系-32 digital descr iption and ascii character relations
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:4.61kb
    • 提供者:徐先生
  1. rloc

    0下载:
  2. RLOC 属性在vhdl code中的直接描述。xilinx的范例文件-Example files for the applicantion of RLOC in Xilinx device.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:4.61kb
    • 提供者:xiang
  1. fastpicturesystem

    0下载:
  2. 高速图像采集系统完整的程序设计。里面是所有的源文件都经本人测试可以用,放心下载吧-High-speed image acquisition system complete the design process. Inside are all the source files have been tested, I can use, rest assured that you download
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:4.61kb
    • 提供者:
  1. stepmotor

    0下载:
  2. 步进电机定位控制系统的VHDL程序与仿真-Stepper motor positioning control system procedures and VHDL simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:4.61kb
    • 提供者:zj
  1. mul_barrel

    0下载:
  2. vedic multiplier. it is a 8x8 multiplier.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4.6kb
    • 提供者:gopee
  1. EX

    0下载:
  2. Top module name : SHIFTER (File name : SHIFTER.v) 2. Input pins: SHIFT [3:0], IN [15:0], SIGN, RIGHT. 3. Output pins: OUT [15:0]. 4. Input signals generated from test pattern are latched in one cycle and are synchronized at clock rising edge.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:4.6kb
    • 提供者:hugo
  1. FPGA

    0下载:
  2. 基于FPGA哥专用芯片双核心处理,MB86S02 CMOS 视频采集实现嵌入式视频采集与处理的设计过程-FPGA-based ASIC dual-core processing Colombia, MB86S02 CMOS video capture video capture and processing of embedded design process
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:4.6kb
    • 提供者:周志法
  1. Verilog_fir

    0下载:
  2. FIR 滤波器程序-FIR filter program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4.6kb
    • 提供者:吕桂龙
  1. test_codectst_ver3

    0下载:
  2. 基于Verilog-HDL语言 对于AK4551语音芯片描述,实现串行数据输入和串行输出, 以及测试文件-Descr iption for Stereo Codec AK4551. Implement inputing serial data and outputing serial data. The test module is also included.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:4.6kb
    • 提供者:水哥
« 1 2 ... .21 .22 .23 .24 .25 3326.27 .28 .29 .30 .31 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭