资源列表
ultrasonic
- 此源程序代码为基于ＶＨＤＬ语言的超声波检测的软件代码-This source code for VHDL-based ultrasonic testing of software code
div_freq
- 一个数字频率计。利用VHDL实现。有3个VHDL文件组成。其中div_fre为顶层文件-A digital frequency meter. Use of VHDL implementation. There are three VHDL files. One of the top-level document div_fre
adder_2
- 这是一个加法器模块，实现用户所需要的加法功能-This is an adder module, the user needed to achieve additive function
cchq
- 用嵌入式阵列（EAB）单元设计一个8×8的只读存储器（ROM），用来实现两个四位二进制数的相乘功能
ioRWTest
- C6000系列之6701开发板相关文件及说明
85375524AGC
- Matlab agc 实现 用verilog 编写的的 供参考 AGC 电路增益-Matlab agc prepared to achieve the supply with verilog reference AGC circuit gain
jesd204
- Xilinx JESD204 CORE的顶层wrapper与仿真文件，实际与仿真测试通过-JESD204 CORE top-level wrapper file and simulation
viterbidecoder
- viterbi译码器的Verilog实现,(3,1,7)零尾卷积码-viterbi decoder implementation by verilog HDL （3，1，7）zero tail conventional code
DDS
- 关于用FPGA制作的DDS源代码。用的是verilog语言，用的是xlinx的软件-Produced with the DDS on FPGA source code. Using verilog language, using xlinx software
digital-clock
- 基于fpga软件的数字秒表设计，非常有用的教学程序-Digital stopwatch design based on FPGA Software, very useful teaching program
Fpga_post_synth
- vhdl code for Fpga_post_synth
bayer_to_rgb
- bayer转RGB的图像处理算法。应用梯度算法解决图像边缘增强问题。-bayer to RGB image processing algorithms. Application gradient image edge enhancement algorithms to solve the problem.