CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .65 .66 .67 .68 .69 470.71 .72 .73 .74 .75 ... 4323 »
  1. STM32迪文串口屏

    1下载:
  2. 迪文屏串口程序,自己写,可以移植,用于STM32F1xx系列ARM,可以方便移植使用。 (DWIN DGUS programm used to STM32F1xx.)((DWIN DGUS programm used to STM32F1xx.))
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-30
    • 文件大小:3.17mb
    • 提供者:小伟哥!
  1. led_canshu

    0下载:
  2. 基于Verilog语言的参数法的流水灯设计,持续运行长时间,简单有效。-Verilog language parameter method based on water lights, continue to run for a long time, simple and effective.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.17mb
    • 提供者:王超
  1. ad6655_150

    0下载:
  2. 该程序是通过FPGA来控制AD6655,通过状态机来改变AD6655寄存器的值,来达到控制目的,实测可用-The program is controlled by FPGA AD6655, AD6655 register value is changed by the state machine, for control purposes, Found Available
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.17mb
    • 提供者:npudn99
  1. vga_DMA

    0下载:
  2. VGA的的检测,VGA的驱动及其测试模块!-vga FPGA realize, can detect AD input data filtering effect
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-24
    • 文件大小:3.17mb
    • 提供者:於晶晶
  1. ADDAlearnAltera

    0下载:
  2. 为altera公司的stratixII的公版学习历程,好像自带的历程不好用-StratixII for the altera public version of the company' s learning process, as if the course comes with a good
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.17mb
    • 提供者:张旭
  1. DEMO_V

    0下载:
  2. 实现led循环的程序 适合初学的人 可以下载学习(this is a demo verilog)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-25
    • 文件大小:3.17mb
    • 提供者:柔柔弱弱
  1. VGA显示8色彩条和方格

    0下载:
  2. VGA驱动,基于verilog语言,平台EPC4(sdfdsssadadadsadadasdadad)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-11
    • 文件大小:3.17mb
    • 提供者:Dragonl
  1. vhdl流水灯

    0下载:
  2. quartus编写的vhdl流水灯程序,包括六种模式循环播放
  3. 所属分类:VHDL编程

  1. fir

    1下载:
  2. 数字电路设计中的,fir滤波器设计,我做的是8位宽的,利用vhdl实现,附带了完整的代码,报告,我没有对我的信息进行删除,是希望大家能够诚实的利用这个代码,提高自身本领。-Digital circuit design, fir filter design, I am doing is 8 bits wide, using vhdl implementation, with a complete code, the report, I did not delete my information i
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:3.17mb
    • 提供者:de de
  1. fpgaPfirmwarePpc

    1下载:
  2. 用FPGA做USB2.0通信的实验,完成SLAVE FIFO模式下的数据传输,里面包括固件程序,还有上位机(C++)程序。-USB2.0 communication with the FPGA to do the experiment, complete the SLAVE FIFO mode data transmission, which includes firmware, and PC (C++) program.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.17mb
    • 提供者:王金凤
  1. BPSK_track_10.23M_BD_IF46.52MHz

    1下载:
  2. in tracking programm,actualize communications between DSP and FPGA Besides produce ahead code present code late code and correlation integral result-communications between DSP and FPGA Besides produce ahead code present code late code and correlation
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-13
    • 文件大小:3.17mb
    • 提供者:laonong
  1. fro

    0下载:
  2. vhdl例子 -vhdl example vhdl example vhdl example
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3.17mb
    • 提供者:gh
« 1 2 ... .65 .66 .67 .68 .69 470.71 .72 .73 .74 .75 ... 4323 »
搜珍网 www.dssz.com