CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .68 .69 .70 .71 .72 473.74 .75 .76 .77 .78 ... 4323 »
  1. VHDL

    0下载:
  2. 几个VHDL的编程实例
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-16
    • 文件大小:3.15mb
    • 提供者:张宇辉
  1. CycloneIII_EP3C40F780C8_15_RTC

    0下载:
  2. SOPC,CycloneIII系列芯片EP3C40F780C8,NIOS II IDE,rtc 实验代码- SOPC,CycloneIII,EP3C40F780C8,NIOS II IDE, rtc code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-10
    • 文件大小:3.15mb
    • 提供者:leiyitan
  1. ps2

    0下载:
  2. 使用verliog实现ps2键盘接口的驱动,通过altera cyclone 第四代验证通过-Use verliog implement ps2 keyboard interface driven by a fourth-generation verified by altera cyclone
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.15mb
    • 提供者:吴刚
  1. led0

    0下载:
  2. 一个最简单的LED实验程序,供新人学习和参考,简单易懂-One of the most simple LED the experimental program, for newcomers to learn and reference, easy to understand
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.15mb
    • 提供者:常云鹏
  1. SmartFusion2-Data-sheet-

    0下载:
  2. SmartFusion2 Data sheet SmartFusion2 Data sheet -SmartFusion2 Data sheet SmartFusion2 Data sheet SmartFusion2 Data sheet
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.15mb
    • 提供者:陈华峰
  1. ram_2

    0下载:
  2. 简易双口ram,使用两个ram ip core,一个写的同时另一个读,并且包含按键使能和数码管以及流水灯显示-Simple dual-port ram, two ram the ip core, a write while another read, and contains buttons to enable digital pipe and the water light show
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.15mb
    • 提供者:fpga
  1. ad_lcd

    0下载:
  2. 串行ad的实现,用tlc549,并且在lcd上显示出来-Serial ad implementation, with tlc549, and displayed on the lcd
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:3.15mb
    • 提供者:林雅斋
  1. DE2_NIOS_HOST_MOUSE_VGA_short.

    0下载:
  2. 利用QUARTUS 和NOISE开发环境,在DE2开发板上开发的usb鼠标驱动,实现鼠标控制VGA的显示的功能,based on QUARTUS and NOISE using DE2 board,a program (using usb mouse control VGA )
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-24
    • 文件大小:3.15mb
    • 提供者:zoulu
  1. dds

    0下载:
  2. verilog编写的dds发生器,修改频率字可改频率-dds in verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-04
    • 文件大小:3.15mb
    • 提供者:wangxiao
  1. redp4605

    0下载:
  2. IBM Storage Infrastructure for Business Continuity
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.15mb
    • 提供者:Bup Be Chanh
  1. fifo_chipscope

    0下载:
  2. 学习FIFO的初级资料,代码工程在ISE10.1上运行,还有在线示波器chipscope的步骤指导哦!-Study of the primary data FIFO, the code works ISE10.1 run, there is scope chipscope step online guide Oh!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.15mb
    • 提供者:nikis
  1. UART

    0下载:
  2. 可完美实现FPGA与PC之间串口通信(只可传输8位信息)-Perfectly realize serial communication between FPGA and PC (8 message transmission only)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.14mb
    • 提供者:赵嘉楠
« 1 2 ... .68 .69 .70 .71 .72 473.74 .75 .76 .77 .78 ... 4323 »
搜珍网 www.dssz.com