资源列表
EES-A7实验指导书
- VERILOG编程指导书，针对于vivado编程应用(VERILOG programming guide for the application of vivado programming)
dds
- DDS信号发生器 TLV5639，FPGA DDS信号发生器 TLV5639，FPGA-DDS signal generator TLV5639, FPGA DDS signal generator TLV5639, FPGA DDS signal generator TLV5639, FPGA
S6_VGA_change
- 1。源文件保存在src目录，QII的工程文件保存在Proj目录； 2。程序可以在VGA显示器上以800x600分辨率显示方波示例和字母示例 3。具体设计参考代码。 -1. Save the source file in the src directory, QII project files in the directory Proj 2. Program can display at VGA display with 800x600 resolution and square-w
Exp4TZ
- 用于实现LED的呼吸灯,通过FPGA调试成功,用了PWM的原理(About the LED of PWM)
R232_total
- 用VHDL语言在FPGA上实现RS232的通信-RS232 communication is implemented on FPGA using VHDL language
SAA7113forVideo
- FPGA控制SAA7113实现视频解码。SAA7113是高集成度视频解码芯片。-FPGA Control SAA7113 video decoder implementation. SAA7113 is a highly integrated video decoder chip.
fifo
- 先入先出FIFO，实现缓存功能，异步的还实现转换频率的功能，在FPGA里十分常用。-FIFO,First input,First output
I2C_code
- 与IP核配套的I2C-Master Core，包含了目前主流FPGA芯片的I2C实现，代码包括Altera/Xilinx/OpenCore等公司的VHDL/Verilog/C等。-I2C-Master Core
02_run_flash_led
- FPGA源码资料 采用的是EP4CE15F17C8N这个硬件平台 跑马灯的源码-FPGA data EP4CE15F17C8N is used in the hardware platform of marquee source
01_run_led
- FPGA源码资料 采用的是EP4CE15F17C8N这个硬件平台 流水灯的源码-FPGA source code is the use of EP4CE15F17C8N hardware platform for water lamp source
FPGA_DSPbuilder
- DSPbuilder可直接在MATLAB中调用，生成可执行的VHDL语言。-DSPbuilder can be directly invoked in MATLAB to generate executable VHDL language.
VerilogHDL_alarmclock
- 采用Verilog HDL语言编写的多功能数字钟，包括四个功能：时间显示与设置、秒表、闹钟、日期显示与设置，源代码对FPGA和CPLD学习者价值很高，