资源列表
256M_sdram_OK
- 改自特权同学verilog语言写sdram测试程序；支持256M内存-verilog sdram
dualpolling
- 两级轮询系统的FPGA实现，QuartusII9.0环境，VHDL语言，已编译仿真通过和指定管脚，可直接下载至板，不同板请重新制定-Two polling system FPGA, QuartusII9.0 environment, VHDL language, compiled through simulation and the specified pin can be directly downloaded to the board, please re-enact different b
abel
- 逻辑器件设计软件-Logic design software
beep
- 基于quartusii 设计fpga蜂鸣器实验,检测蜂鸣器是否正常工作，-Based quartusii design fpga buzzer experiments, testing the buzzer is working,
traffic_lab6
- 使用FPGA实现交通上的红绿灯功能，主要是为了学习灵活运用FPGA上的定时功能(just like the chinese say,my english is poor)
IP核的生成
- 讲述了FPGA中IP核的使用方法，对于初学者很有帮助。(The method of using IP core in FPGA is described.)
ledrun
- 基本的流水灯程序，4灯循环，verilog(Basic flow lamp program)
QuartusMaxplus
- VHDL语言工具的学习，是硬件描述语言开发环境的学习。-VHDL language learning tools, hardware descr iption language development environment for learning.
System09_latest[1].tar
- This SOC system 09. Source code. very use fulcode for SOC beginners-This is SOC system 09. Source code. very use fulcode for SOC beginners
uart_verilog
- Verilog HDL语言编写的uart程序，在别人基础上改动和优化完成，quartus ii 10.0编译通过，可综合，板上仿真通过。将PC机发送的字符串发送回，可一次发送多个字符串。-Verilog HDL language uart program, in others on the basis of changes and optimization is complete, quartus ii 10.0 compiler, integrated, on-board through si
verilog-Streamline-tutorial
- Verilog HDL 语言具有下述描述能力：设计的行为特性、设计的数据流特性、设计的结构 组成以及包含响应监控和设计验证方面的时延和波形产生机制。所有这些都使用同一种建模 语言。此外， Verilog HDL语言提供了编程语言接口，通过该接口可以在模拟、验证期间从设 计外部访问设计，包括模拟的具体控制和运行。-Has the following descr iption of Verilog HDL language ability: the behavior of the des
verilog_all
- Verilog HDL 详细教程，很适合初学者使用。-Verilog HDL detailed tutorial, it is suitable for beginners to use.