CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .02 .03 .04 .05 .06 507.08 .09 .10 .11 .12 ... 4323 »
  1. verilog_intro_code

    0下载:
  2. 非常适合Verilog初学者的教程,里面基本包含所有实际应用中的模块,初学者很容易上手。-Verilog tutorial is ideal for beginners, which includes all the practical application of basic modules for beginners is easy to use.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:2.93mb
    • 提供者:赵琳
  1. TLC5510

    0下载:
  2. VHDL实现对TLC5510的控制,带有signaltap仿真图-VHDL implementation of the TLC5510 control, with signaltap simulation diagram
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:2.93mb
    • 提供者:成天
  1. key_test(4x4)

    0下载:
  2. FPGA扫描4*4按键,采集按键信息并通过LED显示-FPGA scan 4*4 keys,displayed be LEDs
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:2.93mb
    • 提供者:lixing
  1. new_2ask

    0下载:
  2. 做课程设计时写的,关于2ASK的调制和解调,里面代码测试过,完好-Do curriculum design written about 2ASK modulation and demodulation, which tested the code, intact
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:2.93mb
    • 提供者:杨云飞
  1. diver

    0下载:
  2. 根据芯片的始终频率进行分频,可调节占空比。容易实现。(The frequency division is carried out according to the chip frequency at all times, and the duty cycle is adjusted. Easy to implement.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-16
    • 文件大小:2.93mb
    • 提供者:紫芩
  1. led_yiwei

    0下载:
  2. 基于Verilog语言的移位法的流水灯设计,持续运行长时间,易于理解。-Verilog language of light water displacement method based on continuous operation for a long time, easy to understand.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:2.93mb
    • 提供者:王超
  1. Assertion_based_Design_2nd

    0下载:
  2. Verilog HDL 语言设计的书籍,用IC设计门类,关于阻塞-Verilog HDL, design books, with the IC design categories, on the block
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:2.93mb
    • 提供者:苏蔚
  1. 60jishuqi (2)

    0下载:
  2. 这是一个可以记到60的计数器,可用于数字钟层次化设计。(This is a counter that can be recorded to 60, and can be used for the hierarchical design of digital clock.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-29
    • 文件大小:2.93mb
    • 提供者:喵总
  1. Architecture

    0下载:
  2. clock divider in XILINX
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:2.93mb
    • 提供者:harini
  1. AES128

    0下载:
  2. AES128 encription vhdl code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:2.93mb
    • 提供者: kassem.abboud
  1. spacewar_final

    0下载:
  2. 一款用VHDL编写的飞机大战游戏很好很实用-a game by VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:2.93mb
    • 提供者:Donghf
  1. Verilog-HDL-

    0下载:
  2. 关于Verilog HDL的介绍。包括Verilog hdl的发展历史,语法应用介绍-On the Verilog HDL descr iption. Including Verilog hdl history of development, syntax described applications
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:2.93mb
    • 提供者:hanmeimei
« 1 2 ... .02 .03 .04 .05 .06 507.08 .09 .10 .11 .12 ... 4323 »
搜珍网 www.dssz.com