资源列表
FIFO
- FPGA TI DSP的EMIF接口的地址总线问题-FPGA FIFO
sdram
- 自己做的一个SDRAM控制器，供大家参考啊！-Own a SDRAM controller for your reference!
1800.2-2017
- 最新版 IEEE UVM standard(The newest UVM IEEE standard(2017))
signal_generation
- 信号发生模块 开发环境：keilC51 Quartus7.2-Signal Generation Module Development Environment: keilC51 Quartus7.2
rw
- 两篇软件无线电的资料，对学习软件无线电的FPGA编程有很大的帮助。-Two software radio, the learning software radio FPGA programming of great help.
verilog_cookbook
- 本電子檔為 verilog cookbook,包含了通訊,影像,DSP等重要常用之verilog編碼,可作為工程師與初學者的參考手冊-The electronic file for verilog cookbook, includes communications, imaging, DSP and other important commonly used Verilog coding, can be used as engineer with the reference manual for
yibuchuanxingjiekou
- 能进行异步全双工串行通信的模块，该模块以固定的串行数据传送格式收发数据。每帧数据共10 位，其中1 位启动位，8 位数据位，1 位停止位。模块发送的数据由PC 端的串口调试助手接收，要求能发送数字和中文（一首古诗，在FPGA内采用ROM 的方式存储中文内码），并能进行切换。模块接收PC 端串口调试助手发送的16 进制数据，可按10 进制方式显示到LED 上。-Asynchronous full-duplex serial communications module can be performe
mn4op8.ZIP
- 基于FPGA的LPDC译码实现Based on the FPGA LPDC decoding implementation-Based on the FPGA LPDC decoding implementation
verilog uart v1.0
- 基于Verilog语言写的UART模块，非常实用，可以参考，希望共同进步(Based on the Verilog language to write the UART module, very practical, you can refer to, hope to make progress together)
fpga-for-character-LCD-driver.
- 利用FPGA的时序逻辑实现fpga对字符液晶的驱动。-fpga for character LCD driver.
MAXII_Device_Handbook
- Altera 公司生产的CPLD系列中的低端高性能产品MAXII用户手册,这个也能从Altera官方网站上下载。-Altera' s CPLD series production of low-end high-performance products MAXII user' s manual, this is also downloaded from the Altera website.
max2_mii5v1
- Maxii EPM570C144CPLD 原理图-Maxii EPM570C144CPLD schematic