CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .84 .85 .86 .87 .88 2589.90 .91 .92 .93 .94 ... 4323 »
  1. calendar

    0下载:
  2. 一个简单的日历子系统,有闰月检查,非常简单-A simple calendar subsystem
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:545byte
    • 提供者:绿竹小子
  1. keypadinterfacecontroller

    0下载:
  2. 设计并实现一个4X8键盘接口控制器,含有时序产生电路、键盘扫描电路、弹跳消除电路、键盘译码电路、按键码存储电路、显示电路。要求:当按下某一键时,在数码管上显示该键对应的键值-Design and implement a 4X8 keypad interface controller, with timing generator circuit, the keyboard scanning circuit, bounce elimination circuit, the keyboard deco
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:6.03kb
    • 提供者:zhuimeng
  1. xiao

    0下载:
  2. 四选一选择器的verilog实现!希望有用-Four selected to achieve a selector verilog! Hope that useful
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:191.81kb
    • 提供者:cj
  1. FJYFP

    0下载:
  2. 用vhdl语言编写的分频程序,一个50分频,一个100分频,一个19200分频-Written by vhdl divide program, a 50-band, a 100 frequency, a frequency of 19200
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:514byte
    • 提供者:老郑
  1. sin

    0下载:
  2. 用vhdl语言编写的余弦函数,-Vhdl language with the cosine function. . . . . . . .
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:1.29kb
    • 提供者:老郑
  1. zhengzhoueda1

    0下载:
  2. 用vhdl语言的fsk调制,所有文件都都齐全,只需要打开zhengzhoueda1.qpf就行了-Fsk modulation using vhdl language, all files are complete, just open zhengzhoueda1.qpf on the line
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:869.08kb
    • 提供者:老郑
  1. CPLD_FPGAprogrammablelogicdeviceapplicationsandthe

    0下载:
  2. CPLD_FPGA可编程逻辑器件应用与开发技术,对学者很有帮助,欢迎大家下载!-CPLD_FPGA programmable logic device applications and the development of technology, useful for scholars, are welcome to download!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-14
    • 文件大小:19.85mb
    • 提供者:孔凯敏
  1. PLL0

    0下载:
  2. 简易锁相环设计电路 VHDL 设计语言仿真-full0 full frequency
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.35kb
    • 提供者:lee
  1. cpclock

    0下载:
  2. 能显示时、分、秒的简易数字钟,可以同时在6个共阳极数码管上显示,能实异步清0。代码部分-Can display hours, minutes, seconds, simple digital clock, can in the six common anode LED display, to implement asynchronous to 0. Code section
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:320.01kb
    • 提供者:cpcwest
  1. ELOCK

    0下载:
  2. 1. 具有密码输入,密码清除,能上锁,开锁,还有密码修改的功能。 2. 密码输入三次错误能自锁,报警的功能。要求上锁,开锁,报警都用发光二极管显示。 3. 输入的数据能够在数码管上显示。 -1. With a password, password clear, can lock, unlock, as well as the password change function. 2. Wrong password three times to self-locking and alar
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:413.12kb
    • 提供者:ltb
  1. CUDA-Parallel-Programming-Tutorial

    0下载:
  2. CUDA programming Tutorial
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:654kb
    • 提供者:Robin
  1. uart

    0下载:
  2. 自己编写的UART代码,希望大家查考,如果有什么建议请指出。-UART code I have written, I hope you diligently, and if you have any suggestions, please point out.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4.48kb
    • 提供者:张丁
« 1 2 ... .84 .85 .86 .87 .88 2589.90 .91 .92 .93 .94 ... 4323 »
搜珍网 www.dssz.com