CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .01 .02 .03 .04 .05 2606.07 .08 .09 .10 .11 ... 4323 »
  1. VC

    0下载:
  2. 用Verilog语言实现16点的FFT运算.用Verilog语言实现16点的FFT运算。用Verilog语言实现16点的FFT运算。-Verilog language by 16 points in the FFT computation. Verilog language by 16 points in the FFT computation. Verilog language by 16 points in the FFT computation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:5.45kb
    • 提供者:懂郑华
  1. fft_design_in_VHDL

    0下载:
  2. Useful goods for FFT design I colected. Maybe useful for you. best wishes-Useful goods for FFT design I colected. Maybe useful for you. best wishes
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.36mb
    • 提供者:小鸟动人
  1. COlD_FFT

    0下载:
  2. The VHDL implementation of 8-point FFT in VHDL. Radix 2 Decimation in Frequency-The VHDL implementation of 8-point FFT in VHDL. Radix 2 Decimation in Frequency It is very good
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:62.66kb
    • 提供者:小鸟动人
  1. design_dds_based_on_verilog

    0下载:
  2. 基于verilog hdl 的DDS设计-The DDS-based design of verilog hdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:387.57kb
    • 提供者:yangyang
  1. wanyongbiao

    0下载:
  2. EDA的课程设计,可以实现带有两位分和两位秒的四位数码表显示-EDA curriculum design can be achieved with two minutes and two seconds, four digital table shows
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:1.12kb
    • 提供者:SCC
  1. Timing_closure_floorplan

    0下载:
  2. 利用Timing_closure_floorplan_分析和优化设计-Design analysis and optimization using Timing_closure_floorplan
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:954.79kb
    • 提供者:tao
  1. SynthesizableVerilogcode

    0下载:
  2. 可综合的Verilog代码 可综合的Verilog代码 -Synthesizable Verilog code can be integrated Verilog synthesizable Verilog code, the code can be integrated Verilog code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:299.76kb
    • 提供者:胡刚
  1. VHDLTUTORIAL

    0下载:
  2. 汇编语言VHDL 设计汇编语言VHDL 设计-Assembly language assembly language VHDL VHDL VHDL design design assembly language assembly language VHDL design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:309.31kb
    • 提供者:胡刚
  1. Watermarking_While_Preserving_The_Critical_Path.ra

    0下载:
  2. Watermarking While Preserving The Critical Path
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:155.52kb
    • 提供者:tao
  1. TheVHDLGoldenReferenceGuide

    0下载:
  2. 汇编语言VHDL设计的语言及大量例子汇编语言VHDL设计-Assembly language VHDL design language and a large number of examples
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:180.12kb
    • 提供者:胡刚
  1. UniversalVGATVsignalconverterdevelopment

    0下载:
  2. 通用VGA—TV信号转换器的开发,可以作为很好的参考资料-Universal VGA-TV signal converter development, can serve as a good reference
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:288.42kb
    • 提供者:冯伟
  1. IR

    1下载:
  2. 来自著名公司半导体公司IR的基于FPGA的AC伺服电机设计-FPGA based AC Servomotor-Control Designs from IR
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:270.8kb
    • 提供者:pepper2003
« 1 2 ... .01 .02 .03 .04 .05 2606.07 .08 .09 .10 .11 ... 4323 »
搜珍网 www.dssz.com