CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .23 .24 .25 .26 .27 2728.29 .30 .31 .32 .33 ... 4323 »
  1. 99341857matlab

    0下载:
  2. FFT algorithms FFT, IFFT, power spectrum calculation, including the Hamming window, Hanning window, triangle window, Blackman window, 4 term Blackman-Harris window of several of the power spectrum window function computing power.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:3.26kb
    • 提供者:firdausmustaffa
  1. GrayCnt

    0下载:
  2. 格雷码计数器的verilog实现,做通讯的朋友可以-Gray code counter verilog implementation, so friends can see communication
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:929byte
    • 提供者:
  1. wb_to_amba_latest.tar

    0下载:
  2. wishbone总线到AMBA总线的转换,做总线的朋友可以-wishbone bus to the AMBA bus conversion, so friends can see the bus
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:10.85kb
    • 提供者:
  1. socdesignandtest

    0下载:
  2. SoC是系统级集成,将构成一个系统的软/硬件集成在一个单一的IC芯片里,它一般包含片上总线、MPU核、SDRAM/DRAM、FLASH ROM、DSP、A/D、D/A、RTOS内核、网络协议栈、嵌入式实时应用程序等模块,同时,它也具有外部接口,如外部总线接口和I/O端口。通常,SoC中包含的一些模块是经过预先设计的系统宏单元部件(Macrocell)或核(Cores) ,或者例程(Routines),称为IP模块,这些模块都是可配置的,因此,基于SoC的设计方法学也称为基于IP的嵌入式系统设计
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:312.42kb
    • 提供者:yyj
  1. Modelsim_Xilinx_Simulation_library_compile

    0下载:
  2. Modelsim中Xilinx仿真库的编译方法-The compile method for xilinx simulation library in Modelsim
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:222.78kb
    • 提供者:woody chan
  1. usb-blaster

    0下载:
  2. 这是使用EDA的驱动,希望对新手有所帮助,呵呵。-This is the drive using the EDA, I hope will help the novice, huh, huh.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:412.02kb
    • 提供者:颜统经
  1. VGA

    0下载:
  2. verilog的 VGA显示实验-verilog of the VGA display experiment! ! ! ! ! ! ! ! ! ! ! ! !
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:44.01kb
    • 提供者:junjie
  1. JEDEC

    0下载:
  2. DDR SDRAM的JEDEC标准,对DDR SDRAM的编程学习者有帮助。-The JEDEC standards for DDR SDRAM, DDR SDRAM programming for learners help.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:820.97kb
    • 提供者:李娟
  1. alu

    0下载:
  2. 实现16-bits alu功能,其中包含按位逻辑运算,加减等运算。
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:19.34kb
    • 提供者:张卫华
  1. verilog

    0下载:
  2. verilog参考指南中文版,适合于verilog编程的初学者。-Chinese version of verilog reference guide for beginners in verilog programming.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:458.05kb
    • 提供者:李娟
  1. shuzishizhong

    0下载:
  2. 本实验实现一个能显示小时,分钟,秒的数字时钟。数字时钟-The experimental realization of a can display hours, minutes, seconds, the digital clock. Digital Clock
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:308.28kb
    • 提供者:
  1. yinyan

    0下载:
  2. 这是工业以太网应用的引言,希望对大家的学习有所帮之-This is the introduction of industrial Ethernet applications, we hope to learn something to help the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:77.1kb
    • 提供者:随风
« 1 2 ... .23 .24 .25 .26 .27 2728.29 .30 .31 .32 .33 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭