CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .71 .72 .73 .74 .75 2976.77 .78 .79 .80 .81 ... 4323 »
  1. rs232

    0下载:
  2. 在FPGA上实现数据的串口传送,可以和上位机进行数据的首发,里面包含的仿真过程-Realized in the FPGA serial data transmission, data can be the starting PC, which contains the simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:1.23mb
    • 提供者:gdr
  1. vhdl

    0下载:
  2. 6个学习VHDL语言进行FPGA设计的课件资料,内容详实,例子丰富,适合初学者。(压缩包中含6个文件!)-6 to learn VHDL, FPGA design courseware information, informative, example-rich, suitable for beginners.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:455.32kb
    • 提供者:merry
  1. aa

    0下载:
  2. 基于FPGA的数字频率计-FPGA-based digital frequency meter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:77.27kb
    • 提供者:黄濡
  1. project_E05_124

    0下载:
  2. 8 bit computer. Here fore instruction can load to the program counter.Code is written using Xlinx ISE and tested using test bench. Four instructions are load, move, add and sub.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.7mb
    • 提供者:Insaf
  1. FULLTEXT01

    0下载:
  2. this a program that contains the vhdl m file and vhdl code for the hole block diagram system-this is a program that contains the vhdl m file and vhdl code for the hole block diagram system
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:549.43kb
    • 提供者:kareem
  1. fir_lms

    0下载:
  2. 基于FIR滤波器的自适用滤波器的实现 vhDL语言-FIR LMS
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:1.19kb
    • 提供者:hejianhua
  1. fir_gen

    0下载:
  2. fIR(有限冲击响应)滤波器基于vhdl语言开发-FIR filter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.18kb
    • 提供者:hejianhua
  1. IIR_filter_design

    0下载:
  2. IIR滤波器的vhdl语言设计的简单滤波器-vhdl for iir filter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-09-26
    • 文件大小:608byte
    • 提供者:hejianhua
  1. Orthogonal_wave_generator

    0下载:
  2. 基于DSP Builder开发的正交波形发生器-Orthogonal wave generator
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.62mb
    • 提供者:hejianhua
  1. VGAcaisexinhaokongzhiqixiugaiban

    0下载:
  2. 这个是我们的课程设计,通过在网上寻找相关资料,设计出了行场扫描电路模块和颜色编码模块,然后设计整体顶层文件,最终实现VGA依次显示8种颜色的功能,其中,按键为MD,按一次,颜色变一次。-This is our curriculum design, through the Internet to find relevant information, to design a line of field scanning circuit module and color-coded blocks, a
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:666.03kb
    • 提供者:胡博伟
  1. UART

    0下载:
  2.  UART是一种通用串行数据总线,用于异步通信。该总线双向通信,可以实现全双工传输和接收。在嵌入式设计中,UART用来与PC进行通信,包括与监控调试器和其它器件,如EEPROM通信。-UART is a universal serial data bus for asynchronous communication. The two-way communication bus, can achieve full-duplex transmit and receive. In embedded d
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.38kb
    • 提供者:xihonsho
  1. ethernet_tri_mode

    0下载:
  2. The code of MAC on Verilog from internet
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:3.2mb
    • 提供者:long xu
« 1 2 ... .71 .72 .73 .74 .75 2976.77 .78 .79 .80 .81 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭