CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .97 .98 .99 .00 .01 302.03 .04 .05 .06 .07 ... 4323 »
  1. answer4

    0下载:
  2. 数字式竞赛抢答器 设计一个可容纳四组参赛者同时抢答的数字抢答器 1.能判断第一抢答者并报警指示抢答成功,其他组抢答均无效 2.设计倒计时时钟,若提前抢答则对相应的抢答组发出警报-Digital Race Responder Design a can hold four groups of participants at the same time answering the digital answering machine 1. To determine the firs
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-20
    • 文件大小:5.25mb
    • 提供者:韩大马
  1. verilog-ManchesterCoding

    1下载:
  2. verilog实现的曼彻斯特和差分曼彻斯特编码。压缩包中有源码和结果截图,代码又注释。-The implementation of Manchester Coding and differential Manchester Coding. The file has the source code and the picture of the result. The code is explanatory.
  3. 所属分类:VHDL-FPGA-Verilog

  1. UART_RX

    0下载:
  2. 自己用Verilog写的串口接收程序,有testbench,可实现单字节接收和连续接收,testbench可测功能-Own use Verilog write serial reception procedures, testbench, can achieve single-byte receive and continuous reception, testbench measurable function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2.92kb
    • 提供者:王红伟
  1. UART_TX

    0下载:
  2. verilog写的串口发送程序,具有单字节发送和多字节发送功能,附带testbench,可自行验证-verilog write serial transmission program, sending a single byte and multi-byte transmit function, with testbench, can verify their own
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2.93kb
    • 提供者:王红伟
  1. RRController

    0下载:
  2. Source Code for a Rom/And Ram controller and some sample Op-Codes.Written in components and assembled together.enjoy!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.12kb
    • 提供者:MarshalAmin
  1. UART_Send_handle

    1下载:
  2. 这是一个很好的基于verilog的串口通信422模块,已经经过多次验证,绝对可靠,可直接使用,本人已在工程中多次使用,无误差-This is a good serial communication based on Verilog 422 module, has been repeatedly verified, absolutely reliable, can be used directly, I have repeatedly used in the project, no error
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.32kb
    • 提供者:yupeng
  1. FFT

    0下载:
  2. 使用VHDL语言实现对快速傅立叶变换算法的实现,并通过仿真验证其正确性。-Using VHDL language implementation for the realization of fast Fourier transform algorithm, and its correctness is validated by computer simulation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-08
    • 文件大小:15.08mb
    • 提供者:d232
  1. rgb1

    0下载:
  2. 红绿灯交通灯的设计,通过规定时间红绿灯的转变实现交通灯的控制-Traffic light traffic light design, implementation, control traffic lights traffic light changes by a predetermined time
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:966byte
    • 提供者:高雅
  1. Detection0X47

    0下载:
  2. verilog DVB 扰码设计 0x47-verilog DVB- scrambling design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-21
    • 文件大小:5.4mb
    • 提供者:Fancy
  1. FPGA

    0下载:
  2. 韩福柱老师FPGA实验源码,用vhdl语言在xilinx FPGA上实现,包括ad采集,温度传感器读取,秒表,跑马灯和按键次数统计4个实验-Han Fu teacher FPGA column experiment source code, vhdl languages on xilinx FPGA implementations, including ad acquisition, temperature sensor readings, stopwatch, marquees and key
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:8.24kb
    • 提供者:Jery
  1. spi_write

    0下载:
  2. 基于veriloghdl语言的spi接口的写操作功能实现,程序经过了modelsim的仿真和上板的调试,功能正常。-the achieviation of spi interface based on the VerilogHdl language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:972byte
    • 提供者:huowuzui
  1. fm

    1下载:
  2. 用matlab实现了数字正交解调,叙述了数字正交解调算法的过程与原理-Matlab digital quadrature demodulation, describes the process and principle of digital orthogonal demodulation algorithm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:12.85kb
    • 提供者:王贝勒
« 1 2 ... .97 .98 .99 .00 .01 302.03 .04 .05 .06 .07 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭