CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .62 .63 .64 .65 .66 3367.68 .69 .70 .71 .72 ... 4323 »
  1. MSP430andFPGA

    0下载:
  2. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:226.86kb
    • 提供者:wangyang
  1. TLC5510VHDL

    0下载:
  2. 8.5 TLC5510 VHDL控制程序 见随书所附光盘中文件:TLC5510VHDL程序与仿真。 --文件名:TLC5510.vhd --功能:基于VHDL语言,实现对高速A/D器件TLC5510控制 --最后修改日期:2004.3.20 -8.5 TLC5510 VHDL control procedures, see the book with accompanying CD-ROM in the file: TLC5510VHDL procedures and sim
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:2.97kb
    • 提供者:wangnan
  1. LEDVHDL

    0下载:
  2. 8.2 LED控制VHDL程序与仿真 本节分别介绍采用FPGA对LED进行静态和动态显示的数字时钟控制程序。 1. 例1:FPGA驱动LED静态显示 --文件名:decoder.vhd。 --功能:译码输出模块,LED为共阳接法。 --最后修改日期:2004.3.24。 -8.2 LED control and simulation of VHDL procedures introduced in this section of the LED using FPGA st
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:5.14kb
    • 提供者:wangnan
  1. ADC0809VHDL

    0下载:
  2. 8.4 ADC0809 VHDL控制程序 见随书所附光盘中文件:ADC0809VHDL程序与仿真。 --文件名:ADC0809.vhd --功能:基于VHDL语言,实现对ADC0809简单控制 --说明:ADC0809没有内部时钟,需外接10KHz~1290Hz的时钟信号,这里由FPGA的系 --统时钟(50MHz)经256分频得到clk1(195KHz)作为ADC0809转换工作时钟。 --最后修改日期:2004.3.20 -8.4 ADC0809 VHDL con
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:3.82kb
    • 提供者:wangnan
  1. decode

    0下载:
  2. 这是我自己写的一个基于Verilog的译码程序。希望对大家有所帮助-This is one of my own to write the decoding process based on Verilog. I hope all of you to help
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:258.94kb
    • 提供者:liujing
  1. jishufenpin

    0下载:
  2. 这是基于Verilog语言的一个奇数分频的设计,希望大家能借鉴好好学习-This is based on the Verilog language, an odd-numbered sub-frequency design, hope that we can learn to learn
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:115.3kb
    • 提供者:liujing
  1. EDA

    0下载:
  2. 这是一本基于VHDL语言的的实验指导书,包括AD,DA,键盘等驱动程序,希望大家能好好学习-This is based on a VHDL language guide book of experiments, including AD, DA, keyboard drivers, hope that we can learn
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.71mb
    • 提供者:liujing
  1. fpga_arm

    0下载:
  2. arm和fpga一起使用,ADS,文档和代码-fpga use arm and, ADS, documentation and code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:707.54kb
    • 提供者:andy
  1. code

    0下载:
  2. it is acode for shift register
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:679byte
    • 提供者:bris
  1. verilogtemplete

    0下载:
  2. it is a verilog templete
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:13.83kb
    • 提供者:bris
  1. fir

    0下载:
  2. code for fir filter see it is from altera site.-code for fir filter see it is from altera site.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:25.9kb
    • 提供者:bris
  1. clock

    0下载:
  2. 一个简单那的数字电子钟 VHDL的,很简单,适合刚入门的新手练习-It' s a simple VHDL digital electronic clock, simply put, the new entry just for practice
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1004.42kb
    • 提供者:假老练
« 1 2 ... .62 .63 .64 .65 .66 3367.68 .69 .70 .71 .72 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭