CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .70 .71 .72 .73 .74 3575.76 .77 .78 .79 .80 ... 4323 »
  1. vhdldds0000

    1下载:
  2. 采用fpga的hdl语言实现dds的信号发生器的设计,性能与传统相比明显提高。-Hdl language using FPGA implementation of the signal generator dds design, performance markedly improved compared with the traditional.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:168.28kb
    • 提供者:李江
  1. ddsfpga

    0下载:
  2. 采用vhdl语言实现正弦波形的生成。主要使用的dds技术。-Implementation using VHDL language to generate sine wave-shaped. The main technology used in dds.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:126.48kb
    • 提供者:李江
  1. n2cpu_nii51004

    0下载:
  2. NIOSII CPU设计实例,包括AVOLON总线特点和时序要求-NIOSII CPU design examples, including AVOLON bus characteristics and timing requirements
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:135.41kb
    • 提供者:石林
  1. QuartusIIandModelSim

    0下载:
  2. 本文主要描述了如何在QUARTUS II 中输入程序文件,生成网表及标准延时文件,然后通过 MODELSIM进行功能仿真与后仿真的过程,主要为图解,含全部代码及仿真波形。 -This article describes how to enter at QUARTUS II program file, generate netlists and standard delay file, and then through the ModelSim for functional simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:271.42kb
    • 提供者:朱雯
  1. niosII_cyclone_1c20

    0下载:
  2. IIR、F FT各模块程序设计例程,可做为IP使用,初学者很有用-IIR, FIR, FFT modular design of the routines can be used as IP use, useful for beginners
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:69.16kb
    • 提供者:石林
  1. FPGAphaselockedloopdesign

    0下载:
  2. 介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法,详细叙述了其工作原理和设计思想,并用可编程逻辑器件FPGA实现。-Introduce the application of VHDL technical design embedded DPLL road approach, described in detail its working principle and design idea, and programmable logic device FPGA implementation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-23
    • 文件大小:279.93kb
    • 提供者:朱雯
  1. VHDLTESTBENCH

    0下载:
  2. 文章介绍了如何用VHDL写仿真的激励源程序。-Article describes how to use VHDL simulation Writing incentive source.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-27
    • 文件大小:9.16mb
    • 提供者:朱雯
  1. fpga

    0下载:
  2. 无线光通信技术具有通信容量大、传输速率高等众多优点, 在许多场合都有重要的应用, 是现代通信技术研究的一个热点。由于脉冲位置调制 ( PPM ) 有较高的平均功率利用率和抗干扰能力, 故 PPM是无线光通信系统中常用的调制方式。在研究 PPM调制技术的基础上, 就基于 FPG A的无线光通信 PPM调制系统进行设计, 并用 V H D L语言完成了系统的设计和仿真。仿真结果表明, 该设计具有正确性和合理性。-Wireless optical communication technology ha
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:189.7kb
    • 提供者:朱雯
  1. digtal

    0下载:
  2. 时、分、秒、实现数字钟的基本VHDL源代码。-Digital clock basic VHDL source code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.92kb
    • 提供者:jm2005
  1. VHDL

    0下载:
  2. 实现一个10秒倒计时电路,要求使用8*8点阵显示计时结果。在QuartusII平台上设计程序和仿真题目要求,并下载到实验板验证实验结果。-Achieve a 10-second countdown circuit, requires the use of 8* 8 dot matrix display timing results. QuartusII platform in the design process and simulation on the subject request and
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:394.59kb
    • 提供者:li
  1. eth_top

    0下载:
  2. 基于逻辑工具的以太网开发,基于逻辑工具的以太网开发-Logic-based Ethernet instrument development, logic-based Ethernet development instrument
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:5.37kb
    • 提供者:田峪宋
  1. Id_scanner

    0下载:
  2. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:10.26kb
    • 提供者:byungchan
« 1 2 ... .70 .71 .72 .73 .74 3575.76 .77 .78 .79 .80 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭