CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .85 .86 .87 .88 .89 3590.91 .92 .93 .94 .95 ... 4323 »
  1. DE2_USB_API

    0下载:
  2. 这是ALTERA 公司的DE2开发板上的关于USB API开发的例子-This is ALTERA' s DE2 Development Board regarding the USB API to develop examples of
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.32mb
    • 提供者:翁文天
  1. PCMencoder

    1下载:
  2. 根据PCM编码特点,利用VHDL来设计出采编器;本设计为码率2Mbs,子长为8位,帧长100位。-According to the characteristics of PCM coding,here we use VHDL to design a editing device。
  3. 所属分类:VHDL编程

    • 发布日期:2017-05-06
    • 文件大小:93.79kb
    • 提供者:大海
  1. pingpangVHDL

    0下载:
  2. 据说是 vhdl的乒乓ram 代码 提供给大家做个参考吧 -It is said VHDL code of the ping-pong ram available to the U.S. to be a reference to it
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:919byte
    • 提供者:白饭
  1. yejing

    0下载:
  2. 一段基于VHDL的液晶显示程序,和大家分享!-Section of the liquid crystal display based on the VHDL program, and everyone to share!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:1.09kb
    • 提供者:葛宪生
  1. FPGA-drivenLEDdisplay

    0下载:
  2. FPGA驱动LED显示:运用硬件描述语言(如VHDL)设计一个显示译码驱动器,即将要显示的字符译成8段码。由于FPGA有相当多的引脚端资源,如果显示的位数N较少,可以直接使用静态显示方式,即将每一个数码管都分别连接到不同的8个引脚线上,共需要8×N条引脚线控制.-FPGA-driven LED display: the use of hardware descr iption languages (such as VHDL) design a display decoder driver, ab
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:904byte
    • 提供者:王娟
  1. ad0820new

    0下载:
  2. AD0820小程序,能够实现AD转换的功能-OH
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:967.68kb
    • 提供者:mars343
  1. led

    0下载:
  2. 八段数码管的显示的小程序,环境是VHDL-0h
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:103.05kb
    • 提供者:mars343
  1. key

    0下载:
  2. 键盘4乘4控制的小程序,在VHDL环境下-oh
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.39kb
    • 提供者:mars343
  1. ram

    0下载:
  2. RAM存储器的源程序,可以试一试,看看好不好用-OH
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:147.33kb
    • 提供者:mars343
  1. shuzizhong

    0下载:
  2. 大学VHDL实验数字钟源码,有的专业数字电路实验设计也有要求做的。-University of VHDL experimental digital clock source, and some professional digital circuit design has also requested to do so.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:515byte
    • 提供者:史善爽
  1. quartusii

    0下载:
  2. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:825.44kb
    • 提供者:萨法
  1. FPGA

    0下载:
  2. FPGA工程师作为目前比较热门的职业,相对薪酬比较高,要求FPGA有一定深度的理解和应用的能力,面试的题目也比较难,这些是一些公司题目的汇总-FPGA Engineer, as the current hot jobs, the relative pay is relatively high, the requirements FPGA must have the depth of understanding and application of the ability to interview
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:104.57kb
    • 提供者:萨法
« 1 2 ... .85 .86 .87 .88 .89 3590.91 .92 .93 .94 .95 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭