CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .50 .51 .52 .53 .54 5655.56 .57 .58 .59 .60 ... 33646 »
  1. class19_IR

    0下载:
  2. verilog编写的红外解码程序,学习红外的话可以用作参考,已经实际验证过-Verilog prepared by the infrared decoding procedures, learning infrared can be used as a reference, has actually verified
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:2.82mb
    • 提供者:
  1. Chapter2

    0下载:
  2. 通信IC设计的第二章Verilog参考学习代码,方便初学者学习入门,供学习参考用The codes of Chapter1 of《Communication IC Design》-The codes of Chapter2 of《Communication IC Design》
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:36.97kb
    • 提供者:许唐凯
  1. Chapter3

    0下载:
  2. 通信IC设计的第三章Verilog参考学习代码,方便初学者学习入门,供学习参考用-The codes of Chapter3 of《Communication IC Design》
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:164.17kb
    • 提供者:许唐凯
  1. Chapter4

    0下载:
  2. 通信IC设计配套的第四章代码,供学习参考使用The codes of Chapter3 of《Communication IC Design》-The codes of Chapter4 of《Communication IC Design》
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:2.45mb
    • 提供者:许唐凯
  1. Chapter5

    0下载:
  2. 通信IC设计配套的第五章代码,供学习参考使用-The codes of Chapter5 of《Communication IC Design》
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:8.13kb
    • 提供者:许唐凯
  1. sp6_SRAM

    0下载:
  2. SRAM读写测试实例,每秒钟进行一次单字节的SRAM 读和写操作,用chipscope查看时序波形。 -SRAM read and write test cases, once per second single-byte SRAM read and write operations, with chipscope view waveforms.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-19
    • 文件大小:4.47mb
    • 提供者:lyg
  1. sp6_UART_TEST

    0下载:
  2. sparant6工程, UART loopback测试实例,接收PC端发送的UART数据,原数据返回给PC端,即loopback功能。 -The project of sparant6,UART loopback test example, the receiving UART sends data PC, the original data back to the PC side, the loopback unction.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:2.69mb
    • 提供者:lyg
  1. Altera-FPGA_CPLD-design-Advanced

    0下载:
  2. 《Altera FPGA_CPLD设计 高级篇》详细介绍FPGA应用于高级特性,LogicLock设计,时序约束,设计优化,高级工具及系统级设计技术,是深入学习FPGA的重要材料-" Altera FPGA_CPLD advanced part design" details FPGA used in advanced features, LogicLock design, timing constraints, design optimization, system-leve
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-14
    • 文件大小:21.17mb
    • 提供者:李浩轩
  1. FPGA--study

    0下载:
  2. FPGA学习的电子课件,PPT最全版,讲述详细,其中第八章还有对应工程的Verilog 代码便于实现调试与设计,并且是都是高级项目,多模块综合形成-FPGA electronic learning courseware, PPT most complete version, about the details, which also corresponds to Chapter VIII of engineering Verilog code debugging easy to implemen
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-02
    • 文件大小:13.24mb
    • 提供者:李浩轩
  1. wiznet5500_Verilog

    0下载:
  2. 使用Xilinx Spartan-6 XC6SLX9的FPGA驱动Wiznet5500网卡芯片的Verilog设计,可以发送和接收,已经测试,无误。-Using the Xilinx Spartan-6 XC6SLX9 FPGA driver The Wiznet5500 network card chip Verilog design can be sent and received, has been tested, and is correct.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:680.89kb
    • 提供者:ZHANGduo
  1. Frequence-Test

    0下载:
  2. 基于FPGA的数字测频电路(307.617KHz),verilog文件。分频模块,循环移位除法模块,测频模块。- U57FA u4E8EFPGA u7684 u6570 u5B57 u6D4B u9891 u7535 u8DEF uFF08307.617KHz uFF09 uFF0Cverilog u6587 u4EF6 u3002 u5206 u9891 u6A21 u5757 uFF0C u5FAA u73AF u79FB u4F4D u9
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.4kb
    • 提供者:毛奕陶
  1. 30_ad706_test

    0下载:
  2. ad706相关FPGA程序VHDL源代码,可直接用!用ISE打开!-Ad706 related FPGA program VHDL source code, can use directly!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:2.55mb
    • 提供者:Wen Jun Ying
« 1 2 ... .50 .51 .52 .53 .54 5655.56 .57 .58 .59 .60 ... 33646 »
搜珍网 www.dssz.com