CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .23 .24 .25 .26 .27 5928.29 .30 .31 .32 .33 ... 33646 »
  1. key_debuouce

    0下载:
  2. veriolg 按键消抖的程序,可以写成模块,后面直接调用-verilog key debounce
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:792byte
    • 提供者:lxn
  1. beep

    0下载:
  2. verilog语言来控制beep的程序!简明简单-verilog beep
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:346.54kb
    • 提供者:lxn
  1. lcd1602

    0下载:
  2. 1602 LCD 的 verilog 语言控制显示程序,好用,适合入门-lcd 1602 verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:414.15kb
    • 提供者:lxn
  1. led_water

    0下载:
  2. verilog 写的流水灯的控制程序,亲测好用-verilog led water
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:325.72kb
    • 提供者:lxn
  1. Three-elevator-controller

    0下载:
  2. 三层电梯控制器,包括发声模块、报警模块、主控制模块、数码管显示模块、分频模块、消抖模块。-Three elevator controller
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:15.39kb
    • 提供者:shaomin
  1. adder

    0下载:
  2. 详细介绍多种方法实现加法器,有行为级,结构级,数据流级等,适合初学者迅速掌握Verilog语言。-Different methods of achieving adder is divided into behavioral, structural level, the data flow level, etc., suitable for beginners to quickly master the Verilog programming language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.35mb
    • 提供者:张晓琳
  1. FIR-filter

    0下载:
  2. this program for demonstration how work is a FIR filter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:654.12kb
    • 提供者:Migel
  1. JTAG-control

    0下载:
  2. this program for demonstration how work is finite control the jtag
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:22.22kb
    • 提供者:Migel
  1. microprogramming

    0下载:
  2. this program for demonstration how work is a FIR filter with microprogramming control
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:783.56kb
    • 提供者:Migel
  1. binbcd8

    0下载:
  2. Binary to BCD conversion in VHDL for implementation in FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:567byte
    • 提供者:SUPIN
  1. ASCII_PACKAGE

    0下载:
  2. ASCI package in VHDL for verilog implementation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.03kb
    • 提供者:SUPIN
  1. lfsr_top

    0下载:
  2. LP LFSR for low power test pattern generation_V
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:639byte
    • 提供者:hr
« 1 2 ... .23 .24 .25 .26 .27 5928.29 .30 .31 .32 .33 ... 33646 »
搜珍网 www.dssz.com