CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .54 .55 .56 .57 .58 2959.60 .61 .62 .63 .64 ... 4323 »
  1. drusrc

    0下载:
  2. 通过arm下载fpga程序。已经成功通过测试-Download fpga program through the arm. Has been successfully tested
  3. 所属分类:Driver develop

    • 发布日期:2017-12-06
    • 文件大小:3.25kb
    • 提供者:harry
  1. LCD_NIAN1

    0下载:
  2. 1602显示汉字“年月日”,对应的时间需要自己改一下-1602 show the Chinese character for " date" , corresponding to the time of need to change
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-22
    • 文件大小:950.19kb
    • 提供者:王倚
  1. vga

    0下载:
  2. vga,显示彩条,及其简单易懂,适合初学-vga, display color bars, and its easy-to-understand, suitable for beginners
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-05
    • 文件大小:493.82kb
    • 提供者:王倚
  1. sdram_tequan2

    0下载:
  2. sdram与UART联合调试代码,通过UART传送数据至SDRAM,然后再从SDRAM中读出来-sdram and UART
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-28
    • 文件大小:225.59kb
    • 提供者:cheng
  1. [Andraka]_Modulation__Demodulation_Techniques_of_

    0下载:
  2. modulation and demodulation techniques of FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-10
    • 文件大小:150.85kb
    • 提供者:xxx
  1. dcs_vhdl_coding_rules_es_v4_4

    0下载:
  2. VHDL coding rules from tampere university
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-24
    • 文件大小:183.88kb
    • 提供者:xxx
  1. mimasuo

    0下载:
  2. FPGA电子密码锁,基于VHDL编程语言,可实现报警等功能,方便实用。-FPGA electronic locks, VHDL-based programming language, can be realized the alarm function, convenient and practical.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:
    • 文件大小:765.52kb
    • 提供者:卫龙龙
  1. DWT

    0下载:
  2. 在altera 9.1下实现对图像数据的小波分解,里面包含有把图片转换成图像数据的软件。-In altera 9.1 to realize the data of image wavelet decomposition, which contains the picture into image data of the software.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-21
    • 文件大小:1.65mb
    • 提供者:gouwei
  1. 30S_basketball

    2下载:
  2. 设计了篮球竞赛30秒计时器。此计时器功能齐全,可以直接清零、启动、暂停和连续以及具有光电报警功能,同时应用了七段数码管来显示时间。此计时器有了启动、暂停和连续功能,可以方便地实现断点计时功能,当计时器递减到零时,会发出光电报警信号。-It designed a 30-second timer basketball competition. This timer functions, can be directly cleared, start, pause, and a row and a ph
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-20
    • 文件大小:786.96kb
    • 提供者:刘一航
  1. Digital-frequency-meter

    0下载:
  2. 设计了一种基于EDA的数字频率计,它主要采用的是测频法测量通常情况下,计算每秒内待测信号的脉冲个数,即闸门时间为1 s。所得的计数个数即为频率,然后输出给数码管显示。-It introduces a design based on digital frequency meter EDA, it mainly adopts frequency measurement method for measuring the is usually calculated per second, for the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-07
    • 文件大小:1.23mb
    • 提供者:刘一航
  1. I2C_Slaver

    0下载:
  2. CPLD作为I2C的从机,VHDL语言编写-I2C Slaver componet,VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-01
    • 文件大小:2.55kb
    • 提供者:dinghui
  1. Xilinx_TFT_serial

    0下载:
  2. 基于FPGA/CPLD平台的640*480分辨率的TFT-LCD控制器,通过UART口接收外部输入信号-Based platform FPGA/CPLD 640* 480 resolution TFT-LCD controller, an external input signal received through the UART port
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-15
    • 文件大小:2.42kb
    • 提供者:瑜玉
« 1 2 ... .54 .55 .56 .57 .58 2959.60 .61 .62 .63 .64 ... 4323 »
搜珍网 www.dssz.com