CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .54 .55 .56 .57 .58 2959.60 .61 .62 .63 .64 ... 4323 »
  1. VHDL语言的UART串行接口芯片程序

    2下载:
  2. VHDL语言的UART串行接口芯片程序
  3. 所属分类:VHDL编程

    • 发布日期:2009-07-09
    • 文件大小:16.72kb
    • 提供者:redskier
  1. clock

    0下载:
  2. 利用FPGA开发板实现一个电子钟,实现整点报时调零等等功能-Using FPGA development board to implement a clock, to achieve zero and so the whole point timekeeping function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:16.71kb
    • 提供者:唐博
  1. noc_router

    0下载:
  2. Network on chip router code part1
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:16.7kb
    • 提供者:jack
  1. quartusHH

    0下载:
  2. 基于Quartus II的EDA时钟模块-Quartus II EDA based on the clock module
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:16.69kb
    • 提供者:小锋
  1. VHDL-SUBWAY

    0下载:
  2. 基于QuartusII环境下的地铁自动售票系统-Subway auto ticketing system based on QuartusII
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:16.69kb
    • 提供者:周虹旭
  1. ji

    0下载:
  2. 这是正玹实现代码,通过LUT来实现的!!!比其他要简单的多!还有方波,三角波的不同的VHDL程序实现. -This is the realization of code are Hsuan Lee, LUT to achieve! ! ! Other than the more simple! There square, triangular wave of the different VHDL program.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:16.69kb
    • 提供者:jiayu
  1. vhdl_sigmadelta

    0下载:
  2. Sigma-Delta audio DAC. Connect a RC lowpass filter to the pin to reduce noise and improve the audio quality.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-25
    • 文件大小:16.68kb
    • 提供者:topper1010
  1. FT245BL_test

    0下载:
  2. this a example for the mouse vga for altera FPGA cyclone ii EP2C8. implemented in verilog. tested using altera EP2C8 fpga
  3. 所属分类:VHDL-FPGA-Verilog

  1. 3-input_majority_detector

    0下载:
  2. 这是一个3输入多数探测器.它有3个输入(A,乙,丙)和1个输出(Y)-This is a 3 input majority detector.It have 3 input(a,b,c) and 1 output(y)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:16.67kb
    • 提供者:jimmy
  1. CMI

    0下载:
  2. 基于FPGA/CPLD的CMI编解码设计,含程序说明及仿真截图。-Based on FPGA/CPLD' s CMI codec design, including descr iption of the procedures and simulation screenshot.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-25
    • 文件大小:16.66kb
    • 提供者:李逊
  1. EPRAM

    0下载:
  2. EEPROM,.c,.h已封装好,选用STC89c52单片机-EEPROM,. C,. H is a good package, use STC89c52 microcontroller
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:16.66kb
    • 提供者:
  1. 1137198913

    0下载:
  2. altium designer 6 Training for FPGA,Software andSystemsDevelopmentEmbedded Intelligence Training
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:16.64kb
    • 提供者:jrhong
« 1 2 ... .54 .55 .56 .57 .58 2959.60 .61 .62 .63 .64 ... 4323 »
搜珍网 www.dssz.com