资源列表
opb_ps2_dual_ref_v1_00_a
- 基于Xilinx FPGA实现PS2键盘鼠标接口。版本1.0
Check101
- 检查O10连续信号并输出结果，当存在连续010信号时输出1-failed to translate
core
- HDLC core, standalone controller with buffers. vhdl source code
picoblaze
- picoblaze example , very good working tutorial
emiraga-ieee754-verilog-b7a63aa
- IEEE 754 floating point
chenxu
- Verilog HDL 16选一数据选择器-Verilog HDL 16 election of a data selector
wwww
- 整个电路由单一饮料控制电路模块binctr.vhd和顶层电路模块refill.vhd组成；其中顶层电路模块中包含两种饮料控制电路，一种饮料为cola，另一种饮料为diet。其中每一种饮料的最大数量为3，当两种饮料的剩余数量均为0时使refill_bins置1。binctr.vhd控制电路以递减计数器为基础，并将该模块作为一个component包含在package中。-The entire circuit is controlled by a single beverage circuit the
Reg_16
- 用Verilog语言实现简单的16位状态机-Use Verilog language to design a 16 state machine
music
- 利用PWM使蜂鸣器产生音乐的verilog源代码及《友谊地久天长》的电路设计-Generates a PWM buzzer music verilog source code and Auld Lang Syne circuit design
FPGALearning
- FPGA 入门资料，主要介绍了 VHDL的并行语句-FPGA VHDL
ART_8800010412_400005_500012_TS_a49f0705
- 一本关于FPGA详细介绍的图书，很详细，很精彩，经典-FPGA a detailed introduction about the book, very detailed, very exciting, classic
CPU
- verilog编写CPU： 1. 哈佛存储器结构，大端格式； 2. 类MIPS精简指令集，支持子程序调用和软中断； 3. 实现了乘除法； 4. 五级流水线，工作频率可达80MHz（每个时钟周期一条指令，不计流水线冲突）。 -MIPS like CPU using verilog