CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .85 .86 .87 .88 .89 2990.91 .92 .93 .94 .95 ... 4323 »
  1. fpga_test

    0下载:
  2. 此程序用来测试fpga和msp430单片机通信是否正确-This procedure used to test fpga and msp430 single chip microcomputer communication is correct
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-10-31
    • 文件大小:1.42kb
    • 提供者:xyleader
  1. autoseller

    0下载:
  2. autoseller machine is the main function of the code with the language of verilog. it is accomplished with the state machine.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-07
    • 文件大小:321.84kb
    • 提供者:LI
  1. FIFO

    0下载:
  2. FIFO is accomplished with the code which is written using the language of verilog.FIFO is the means of first output while first input
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:
    • 文件大小:61.08kb
    • 提供者:LI
  1. LED-VARIETY

    0下载:
  2. 实现四盏灯的流水显示,适合初学者学习,电路简单,通俗易懂-Water to achieve the four lights display, suitable for beginners to learn the circuit is simple, easy to understand
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-02
    • 文件大小:1.48mb
    • 提供者:周勇涛
  1. led

    0下载:
  2. 控制8个发光二极管中的一个发光二极管发光,其它7个发光二极管都出于截止状态,发光二极管的导通顺序按照向左或向右两个方向移动,并且通过按键控制发光二极管循环发光移动的方向。-Control of a light-emitting diode light-emitting eight light-emitting diodes, the other seven light-emitting diodes for the cut-off state, light-emitting diode cond
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-26
    • 文件大小:2.18kb
    • 提供者:胡听
  1. full_adder

    0下载:
  2. 全加法器,全加器描述,由两个半加器连接而成-full adder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-08
    • 文件大小:692byte
    • 提供者:liuchuan
  1. rs232

    0下载:
  2. 通过串口通信来控制8位led灯的显示,可以通过串口调试工具来发送信号控制LED灯的亮灭-UART Serial communication control led lights display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-17
    • 文件大小:247.5kb
    • 提供者:萧楚
  1. AD9957_Signal_Generate

    3下载:
  2. AD9957芯片通过FPGA配置的verilog程序,要自建工程,代码测试完全可用-AD9957 chip FPGA configuration verilog program, to be self-built project, code test is completely available
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-07
    • 文件大小:863byte
    • 提供者:张赫轩
  1. lab7

    0下载:
  2. bcd seven segment decoder in vhdl on spartan 3e board
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-18
    • 文件大小:927.04kb
    • 提供者:raushan
  1. Homework4

    0下载:
  2. 4x4矩阵乘法,使用pipeline结构,可以在AutoESL中综合出Verilog,并在System Generator中测试通过。-Matrix multification in systolic way for AutoESL synthesis
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-07
    • 文件大小:2.11mb
    • 提供者:liu
  1. MAXPplus-II

    0下载:
  2. MAX+plus II的安装以及破解方法,和大家共享一下,有需要的拿去参考一下。-Installation as well as crack MAX+plus II, and share, there is a need to take a look.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-24
    • 文件大小:22.54kb
    • 提供者:陈玉宝
  1. iic

    0下载:
  2. 用FPGA verilog HDL模拟I2C通信-FPGA verilog HDL simulation I2C communication
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-21
    • 文件大小:778.56kb
    • 提供者:高飞
« 1 2 ... .85 .86 .87 .88 .89 2990.91 .92 .93 .94 .95 ... 4323 »
搜珍网 www.dssz.com