资源列表
chufa
- 四位有符号数字除法 用于basys2板子-divider divider for basys2 sjtu
6SMGplayer-test
- 6数数码管显示,CPLD EMP570 ALTERA-6SMGplayer test
xulie
- 序列检测器 用于BASYS2板子 教学用-this is a xulie checker
seg7
- FPGA环境下，利用VHDL编程实现七段数码管的显示功能。-FPGA environment, VHDL programming seven segment LED display function.
VerilogQuickRef_austin
- austin大学的一个verilog的quick referrence，包含最基础的语法简明手册。-A quick reference from austin
chap11
- 这是关于ＦＰＧＡ第十一节的实验代码可以参考 特权同学的深入玩转ＦＰＧＡ一书进行学习-This is the book depth Fun FPGA FPGA section XI of experimental code can refer to the privileged students learning
keybord
- FPGA环境下，用VHDL语言实现键盘扫描功能。-FPGA environment, VHDL language keyboard scan function.
Xilinx-Interrupt-Core
- 中断控制器，Xilinx公司应用于EDK中-Interrupt Core, Xilinx applied to EDK
e1framerdeframer
- E1成帧器和解帧器的FPGA实现源码，测试可用-E1 Framer deframer
jiaotongxinghaodeng
- 利用Verilog HDL语言编写的交通信号灯。通过led模拟信号灯，并通过数码管显示倒计时。-Traffic lights using Verilog HDL language. Led analog signal lights and digital display countdown.
ifir_64
- verilog hdl, quartus.64阶的简单回声抵消器，采用的是基本的LMS算法，简单改进，可用于初期了解。功能背景是对通信领域中，比如打电话时自己的声音到达对方经对方环境多径反射又传回自己这边，即回声。为将回声消除采用回声抵消装置。-64 steps a simple echo canceller is used in the basic LMS algorithm, a simple improvement, can be used for the initial understa
password
- password vhdl代码 用于basys2板子-password for basys SJTU STUDENTS