CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .33 .34 .35 .36 .37 3138.39 .40 .41 .42 .43 ... 4323 »
  1. ok--lcd2

    0下载:
  2. sparten 3e lcd 驱动程序。数据通信线为4个-sparten 3e lcd driver. Data communication lines 4
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-23
    • 文件大小:534.99kb
    • 提供者:李政政
  1. SPARTEN-3E-development-board-course

    0下载:
  2. SPARTEN 3E 实验指导书,语言是VHDL-The experiment instructions of SPARTEN 3E, language VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-06
    • 文件大小:3.84mb
    • 提供者:李政政
  1. Verilog_HDL-examples

    0下载:
  2. 黑金动力社区关于各种verilog的例程-Of black money motivation Community routines on various verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-27
    • 文件大小:11.95mb
    • 提供者:李政政
  1. verilog

    0下载:
  2. SPARTEN 3E开发板提供的例程,语言是verilog-SPARTEN 3E development board routines, language verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-19
    • 文件大小:2.92mb
    • 提供者:李政政
  1. ledwalk

    0下载:
  2. FPGA入门系列实验教程——跑马灯,让实验板上的8个LED实现跑马灯的功能-FPGA Starter series of experiments tutorial- Marquee experimental board 8 LED Marquee
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-17
    • 文件大小:736.4kb
    • 提供者:陈坚亮
  1. AD9912example-code

    0下载:
  2. ad9912驱动源程序,以证明可以用,稳定输出一定频率信号-ad9912 driver source code, can be used to demonstrate stable output frequency signal
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-12
    • 文件大小:229.67kb
    • 提供者:邹安澜
  1. sdram

    0下载:
  2. SDRAM 接口程序,里面涵盖 datasheet,原理容易懂,对学习ddr有兴趣的可以下来看看。-SDRAM interface program, which covers the datasheet, easy to understand the principle of learning ddr can look down.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-28
    • 文件大小:187.75kb
    • 提供者:逍遥
  1. VHDLclock

    0下载:
  2. 设计一个多功能数字时钟:时钟显示,手动校时,整点报时,闹钟功能-Clock manually school, the whole point timekeeping, alarm clock function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-19
    • 文件大小:360.21kb
    • 提供者:陈大伟
  1. VHDLshipincaijixitong

    0下载:
  2. 利用ALTIUM DESIGNER设计一个CMOS摄像头采集系统,在这个系统中将把MIPS处理器、IIC控制器、AD视频接口、LCD控制器、SRAM控制嵌入到FPGA内部实现图 1的功能结构。-Use of the ALTIUM DESIGNER designed a CMOS camera acquisition system, the MIPS processor, IIC controllers, the AD video interface, LCD controller, SRAM
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-17
    • 文件大小:502.63kb
    • 提供者:陈大伟
  1. VHDLyinpincaijixitong

    0下载:
  2. 例利用ALTIUM设计一个数字可控的混响系统,在这个系统中将把MIPS处理器、IIS控制器、SPI控制器、SRAM控制嵌入到FPGA内部实现图1的功能结构。 -Patients using the ALTIUM design a digital reverberation system, the system controllable MIPS processor, IIS controller, SPI controller, SRAM control will be embedded int
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-10
    • 文件大小:827.55kb
    • 提供者:陈大伟
  1. greedy_snake_vhdl

    0下载:
  2. 用VHDL实现的贪食蛇对战游戏,支持串口实现的联机对战-Battle using VHDL Snake games, support the serial realization of online battle
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-12-13
    • 文件大小:690kb
    • 提供者:Zhang Le
  1. I2C_EEPROM

    0下载:
  2. 1. 本测试是夏宇闻 verilog数字系统设计教程,中的例程。 2. 编译环境Quartusii 3. 仿真环境Modelsim se 6.5d 4. 可综合部分已经经过quartus 验证正确 5. 仿真部分通过将I2C模块与一个EEPROM模型组合,通过时序仿真-EEPROM_I2C Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-02
    • 文件大小:4.52mb
    • 提供者:刘栋
« 1 2 ... .33 .34 .35 .36 .37 3138.39 .40 .41 .42 .43 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭