CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .34 .35 .36 .37 .38 3139.40 .41 .42 .43 .44 ... 4323 »
  1. verilog

    0下载:
  2. verilog HDL全自动洗衣机控制器-verilog HDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-20
    • 文件大小:3.02kb
    • 提供者:刘进
  1. Verilog

    0下载:
  2. VERILOG HDL教程ppt,简单易懂,迅速学习,快捷方便,易于功能实现-VERILOG HDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-08
    • 文件大小:85.79kb
    • 提供者:刘进
  1. add8

    0下载:
  2. 利用VHDL实现8位数据加法,完成方法为实验原理图直接搭建。-VHDL 8-bit data addition, the completion method for experimental schematic structures directly.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-30
    • 文件大小:1.03kb
    • 提供者:李帅
  1. ft2232h_rollback

    1下载:
  2. FT2232H芯片usb循环读写 verilog 实现, 使用时pll可注释掉-FT2232H the chips usb cycle read and write verilog achieve
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:1kb
    • 提供者:123
  1. aes

    0下载:
  2. aes加密算法的Verilog语言实现(顶层代码,已编译,无错误)-aes encryption algorithm of Verilog language (top-level code, compile, no error)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-26
    • 文件大小:4.91kb
    • 提供者:shilei
  1. DE2_70_TV

    0下载:
  2. de2 70 开发板的演示程序,verilog语言编写,视频输入输出-de2 70 development board demo program, verilog language written, video input and output
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-10-31
    • 文件大小:176.79kb
    • 提供者:chris
  1. s-box

    0下载:
  2. 用Verilog语言描述的des的s盒(des s盒 Verilog代码) -Verilog language descr iption des s box (des s box Verilog code)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-06
    • 文件大小:9.28kb
    • 提供者:shilei
  1. des

    0下载:
  2. des的Verilog代码(已编译,可直接使用)-des Verilog code (compiled, and can be used directly)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-01
    • 文件大小:2.14kb
    • 提供者:shilei
  1. des3

    0下载:
  2. 3des的Verilog代码(已编译,可直接使用)-3des Verilog code (compiled, and can be used directly)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-10
    • 文件大小:1.12kb
    • 提供者:shilei
  1. rsa_top

    0下载:
  2. rsa的顶层代码(用verilog编写,已编译)-the rsa the top level code (written in verilog compiled)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-02
    • 文件大小:3.34kb
    • 提供者:shilei
  1. traffic

    0下载:
  2. 模拟交通灯变化过程控制的VHDL程序,用红黄绿LED灯表示交通灯,用数码管显示状态剩余时间-Control procedures and VHDL simulation traffic lights change process, with red, yellow, and green LED lights, traffic lights, with a digital display of the status of the remaining time
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-25
    • 文件大小:1.44kb
    • 提供者:sxb
  1. FPGA

    0下载:
  2. 此程序是FPGA入门程序,可实现跑马灯亮-This program is FPGA Starter program, Marquee bright
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-02
    • 文件大小:350.2kb
    • 提供者:韩忠
« 1 2 ... .34 .35 .36 .37 .38 3139.40 .41 .42 .43 .44 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭