CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .34 .35 .36 .37 .38 3139.40 .41 .42 .43 .44 ... 4323 »
  1. fft_ifft

    1下载:
  2. fft and ifft code in verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:8.65kb
    • 提供者:Delma
  1. uart

    0下载:
  2. 片上系统设计思想与源代码分析 UART实例-System on a chip design examples and source code analysis UART
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:8.64kb
    • 提供者:谢伟峰
  1. maikuantiaozhifashengqi

    0下载:
  2. VHDL语言编写的正负脉宽数控调制信号发生器-VHDL language of the positive and negative pulse-width modulated signal generator NC
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:8.64kb
    • 提供者:
  1. 4_bits_MCU_AM2901

    0下载:
  2. 4位MCU AM2901的完整VHDL程序-4-bit MCU AM2901 complete VHDL program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:8.64kb
    • 提供者:喻琪
  1. IIROrder2

    0下载:
  2. iir滤波器模型文件,可以直接生成vhdl.-a iir filter model file
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:8.64kb
    • 提供者:leo
  1. jiafqi

    0下载:
  2. vhdl减法器 用vhdl语言实现减法功能-Used subtraction vhdl vhdl language subtraction function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:8.64kb
    • 提供者:xu
  1. juanjima

    0下载:
  2. 关于MATLAB语言的卷积码的编码与维特比译码-About convolution coding MATLAB language code and Viterbi decoding
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-28
    • 文件大小:8.63kb
    • 提供者:wss
  1. hdbn

    0下载:
  2. This “core” is actually two cores – an HDB3/HDB2/B3ZS Encoder that converts NRZ data into P and N pulses according to ITU-T G.703, and a HDB3/HDB2/B3ZS Decoder that converts P and N pulses into NRZ data according to ITU-T G.703. Note: HDB2 and
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-27
    • 文件大小:8.63kb
    • 提供者:fronders
  1. xapp132

    0下载:
  2. xilinx source code for the design of ppl which is available in xilinx spartan3e
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:8.63kb
    • 提供者:mridula
  1. SpiMaster

    1下载:
  2. This a verilog code for SPI Master testbench is also provided spi_top.v Xilinx ISE or Icarus verilog to compile and simulate-This is a verilog code for SPI Master testbench is also provided spi_top.v Xilinx ISE or Icarus verilog to compile an
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:8.62kb
    • 提供者:RutaliMulye
  1. police

    0下载:
  2. 警卫控制系统,主要 控制 电梯系统 ,通过422通讯格式完成与电梯系统之间的 通讯协议。-Security control system, the main control elevator systems, through to complete the 422 communication format, communication protocol between the elevator system.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:8.62kb
    • 提供者:陈建清
  1. answermachine

    0下载:
  2. 基于VHDL的抢答器程序,包含完整的源代码,锁脚文件以及下载文件,可直接下载使用
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:8.61kb
    • 提供者:陈泽涛
« 1 2 ... .34 .35 .36 .37 .38 3139.40 .41 .42 .43 .44 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭