CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .35 .36 .37 .38 .39 3140.41 .42 .43 .44 .45 ... 4323 »
  1. hdl

    0下载:
  2. cordic IC implement for fast cordic calculate. Including test bench. feature: 1. slicon proved. 2. support angle recored algorithm.-cordic IC implement for fast cordic calculate.Including test bench.feature: 1. slicon proved.2. support angle
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:8.61kb
    • 提供者:TTC
  1. Ham_Code_processor

    0下载:
  2. HAMMING CODE在偵錯及更正的原理實現,達到較快速的結果,浪費資源較少
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:8.61kb
    • 提供者:旻倫
  1. qpsk_mod

    0下载:
  2. QPSK modulation using vhdl programming ..i hope it ll be useful-QPSK modulation using vhdl programming ..i hope it ll be useful...
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:8.61kb
    • 提供者:she-sheetal
  1. EDAvhdl

    0下载:
  2. edavhdl实验题目及要求,课程设计关于vhdl语言,包含七个题目-edavhdl experimental subject and requirements, curriculum design vhdl language, consists of seven topics
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:8.6kb
    • 提供者:落落
  1. PS2-verification

    0下载:
  2. It is made a verification of a FPGA board with a keyboard and a VGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-02
    • 文件大小:8.6kb
    • 提供者:anutzu07
  1. simple_clock_VHDL

    0下载:
  2. (1)具有时、分、秒计数显示功能,小时为24进制,分钟和秒为60进制。 (2)可以根据需要设置复位、清零、置位等功能。 -(1) with time, minutes and seconds count display, 229 hours for 24, 50 minutes and 60 seconds for the 229. (2) can be reset according to the need, resetting, home spaces, and other fu
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:8.6kb
    • 提供者:鲁京
  1. dianziqin

    0下载:
  2. 用VHDL语言实现简易电子琴功能,并能播放歌曲,实验报告-VHDL,simple keyboard, play songs, laboratory reports
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:8.6kb
    • 提供者:yanzi
  1. irda_send_verilog

    0下载:
  2. 红外通讯作为一种简便的无线通讯技术在电子设备中具有广泛的应用,本章将通过对红外信号的具体的解码,来介绍红外解码技术在FPGA中的使用。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:8.6kb
    • 提供者:沈天平
  1. altera_mf

    2下载:
  2. 高清或标清SDI信号,通过编写的FPGA的Audio程序进行处理。-HD or SD SDI signals, through the development of the FPGA-Audio procedures.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-01-17
    • 文件大小:8.59kb
    • 提供者:邢占鹏
  1. DAC8812

    0下载:
  2. 控制16Bit的D/A芯片DAC8812的FPGA的VHDL代码-FPGA Code control DAC8812
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:8.59kb
    • 提供者:zhou
  1. pgvhdl5

    0下载:
  2. document word programme vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:8.58kb
    • 提供者:vhdl
  1. FSMpart4

    0下载:
  2. Verilog FSM implemetation for altera s lab 7(part IV) for de2115 fpga.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:8.58kb
    • 提供者:iago
« 1 2 ... .35 .36 .37 .38 .39 3140.41 .42 .43 .44 .45 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭