CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .18 .19 .20 .21 .22 3223.24 .25 .26 .27 .28 ... 4323 »
  1. myled4

    0下载:
  2. VHDL程序 动态显示四位七段数码管 通过扫描的方式进行VHDL编程-VHDL program segment digital tube dynamic display four way by scanning VHDL programming
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-20
    • 文件大小:224.21kb
    • 提供者:韩青
  1. e2prom_rd

    0下载:
  2. Verilog HDL 读取EEPROM项目的详细构建-Verilog HDL EEPROM read the detailed construction
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-16
    • 文件大小:12.18mb
    • 提供者:刘明来
  1. SDRAM

    0下载:
  2. Verilog HDL 语言构建SDRAM 控制器的详细方案设计-SDRAM controller Verilog HDL language construct detailed program design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-24
    • 文件大小:9.52mb
    • 提供者:刘明来
  1. TFT_FullDisp_V2.0

    0下载:
  2. Verilog HDL 语言构建驱动TFT LCD显示屏的详细方案设计-Verilog HDL language construct drive TFT LCD displays detailed program design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-09-02
    • 文件大小:12mb
    • 提供者:刘明来
  1. VGA

    0下载:
  2. Verilog HDL 语言驱动VGA显示器的详细方案设计-Verilog HDL language driver VGA display detailed program design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-11
    • 文件大小:7.78mb
    • 提供者:刘明来
  1. UartRecv

    0下载:
  2. FPGA Verilog HDL 语言构建串口接收器的详细方案设计-FPGA Verilog HDL language construct serial receive a detailed program design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-19
    • 文件大小:6.51mb
    • 提供者:刘明来
  1. UartSend

    1下载:
  2. FPGA Verilog HDL 语言构建串口数据发送器的详细方案设计-FPGA Verilog HDL language construct serial data transmitter detailed program design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-17
    • 文件大小:7.79mb
    • 提供者:刘明来
  1. LED

    0下载:
  2. 控制led发光的Verilog代码,实现流水灯的效果。-Control led light Verilog code, to achieve the effect of light water.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-22
    • 文件大小:2.54kb
    • 提供者:武磊
  1. KEYBOARD

    0下载:
  2. 用Verilog实现的按键检测及消抖程序代码,工程中很有实用价值。-Achieved using Verilog key detection and debounce code, works great practical value.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-24
    • 文件大小:1.65kb
    • 提供者:武磊
  1. D-flip-flop

    0下载:
  2. D 触发器的描述 寄存器的行为 描述 -D flip-flop registers describe the behavior described in the behavior described register
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-05
    • 文件大小:254.75kb
    • 提供者:xiaopeng
  1. 24CIC

    0下载:
  2. 基于fpga的抽取CIC滤波器设计,采用verilog编写,24抽取,仿真通过-Fpga-based CIC decimation filter design using verilog written, 24 extraction
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-19
    • 文件大小:3.47mb
    • 提供者:zengdeqian
  1. interp_24_cic

    0下载:
  2. 基于fpga的插值CIC滤波器设计,采用verilog编写,24倍插值,仿真通过-Fpga-based interpolation CIC filter design using verilog write, 24x interpolation, through simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-10
    • 文件大小:2.23mb
    • 提供者:zengdeqian
« 1 2 ... .18 .19 .20 .21 .22 3223.24 .25 .26 .27 .28 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭