CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .35 .36 .37 .38 .39 3040.41 .42 .43 .44 .45 ... 4323 »
  1. Enc_With_Punc---2011-11-28-v3.0

    0下载:
  2. Viterbi 译码打孔和去打孔代码, ,VERILOG 代码,自己写的,包含时钟打孔,-Viterbi Decoder With Puncture and Depuncture, Verilog Code,clock puncture ,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.38mb
    • 提供者:
  1. ceping1

    0下载:
  2. 基于FPGA的一个频率计的设计,希望对有需要的朋友们有所帮助。很是简单的一个东西,希望大家一起改进-FPGA-based design a frequency counter, and I hope there is a need to help friends. It is simply a thing, I hope everyone Improved! ! !
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.92mb
    • 提供者:王凌
  1. I2C_slavemodule

    0下载:
  2. Verilog I2C 转SPI 总线代码,在MAX EP240上成功使用,设计很简洁,很不错-Verilog I2C TO spi code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.85mb
    • 提供者:
  1. uartverilog

    0下载:
  2. VERILOG HDL下写的串口驱动程序,经验证可以正常实现串口功能-VERILOG HDL to write serial driver, proven functionality can normally achieve serial
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-19
    • 文件大小:4.97mb
    • 提供者:余小新
  1. FPGA-a-CPLD-kaifajingyan

    0下载:
  2. 很难得的FPGA与CPLD开发经验,希望对大家有所帮助-Hard to come by FPGA and CPLD development experience
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:928.34kb
    • 提供者:zouyong
  1. nspwm

    0下载:
  2. 功能:产生SPWM波形,频率,占空比任意可调,输出波形稳定.-Function: generate SPWM waveform, frequency, duty cycle adjustable, the output waveform is stable.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.44mb
    • 提供者:adrian
  1. spwm2

    0下载:
  2. 用fpga产生sPWM波形,输出波形稳定,占空比频率任意可调。-SPWM waveform generated by fpga, the output waveform is stable, adjustable duty cycle frequency.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.23mb
    • 提供者:adrian
  1. Music_Player

    0下载:
  2. 基于Verilog的音乐播放器程序,在Modelsim6.5上仿真通过并可以在开发板上运行-Verilog-based music player program, in Modelsim6.5 through simulation and can be run on the development board
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.26mb
    • 提供者:朱恒
  1. seven-segment-decoder

    0下载:
  2. 简单的七段译码器的verilogDHL代码·虽然很简单 但是希望能到这学习到更多的东西-Simple seven-segment decoder verilogDHL code although very simple but hope to learn more things that
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:54.7kb
    • 提供者:tang
  1. multisim

    0下载:
  2. 多路复用器的verilog代码。可以实现简单的多路复用功能-Multiplexers verilog code. Can achieve a simple multiplexing function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:87.58kb
    • 提供者:tang
  1. Seven-voting-machines

    0下载:
  2. 用verilog编写的七人表决器代码·可以实现七人表决超过四人就通过的功能-Written in verilog seven voting machine code can be achieved seven people to vote on the adoption of more than four functions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:46.47kb
    • 提供者:tang
  1. Three-eight-decoder

    0下载:
  2. 可以实现三八译码器功能的verilog代码-Can achieve thirty-eight verilog code decoder function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:52.97kb
    • 提供者:tang
« 1 2 ... .35 .36 .37 .38 .39 3040.41 .42 .43 .44 .45 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭