CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .71 .72 .73 .74 .75 3076.77 .78 .79 .80 .81 ... 4323 »
  1. Latch

    0下载:
  2. 閂鎖器在FPGA的代表 使用verilog HDL-Latch on behalf of the FPGA using verilog HDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1.52kb
    • 提供者:sheng
  1. FREQMODN

    0下载:
  2. 描述在verilog中除頻電路的verilog代碼-Described in verilog verilog code divider circuit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.73kb
    • 提供者:sheng
  1. Digital-frequency-meter

    0下载:
  2. 用VHDL完成12位十进制数字频率计的设计及仿真-Using VHDL completed 12 decimal digits frequency of the design and simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:427.99kb
    • 提供者:wuyuezhen
  1. DigitalOscilloscope

    0下载:
  2. verlog 编写的基于xilinx 的xc2s400 的数字示波器代码。-verlog prepared based on the xilinx xc2s400 digital oscilloscope code.
  3. 所属分类:VHDL编程

    • 发布日期:2013-08-20
    • 文件大小:28.32mb
    • 提供者:ss
  1. FPGA--TRAFFIC-LIGHT-LIN

    0下载:
  2. FPGA的VHDL程序课程设计。智能交通灯,可以使四路有效灯实现交叉交通警报提示。-FPGA VHDL program curriculum design. Intelligent traffic lights, you can make four lights to achieve effective cross-traffic alert notification.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-19
    • 文件大小:27.78mb
    • 提供者:linyuanxin
  1. UART-FPGA

    0下载:
  2. verilog的UART通信,解决了接受过程中的毛刺问题,将接受和发送两个过程独立开来-The UART verilog communication, solve problems receiving glitches during the process of receiving and sending two separate open
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-27
    • 文件大小:9.47mb
    • 提供者:shenxudong
  1. modelsim

    0下载:
  2. modelsim的初学教程,quartus10以上的版本不自带时序仿真,modelsim仿真好用-modelsim beginner tutorials, quartus10 above version does not own timing simulation, modelsim simulation handy
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:378.63kb
    • 提供者:张明想
  1. smg_8

    0下载:
  2. 基于verilog HDL预言的8段数码管驱动程序,模块化-Predictions based on verilog HDL 8 digital tube driver, modular
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:103.92kb
    • 提供者:张明想
  1. 21_ds1302

    0下载:
  2. 基于verilog HDL语言的模块程序,用于驱动ds1302时钟芯片-Based on verilog HDL language module program for driving ds1302 clock chip
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-17
    • 文件大小:4.28mb
    • 提供者:张明想
  1. fbas_encoder_latest.tar

    0下载:
  2. FPGA BASELINE ENCODER (jpeg mpeg)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:224.38kb
    • 提供者:ANNIYAN
  1. hello_world

    0下载:
  2. 简单的控制FPGA能在上面运行的哦,采用sopc技术niosii。-fpga sopc
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:6.76mb
    • 提供者:成员
  1. CME3000FPGADevelopment-

    0下载:
  2. 针对京微雅阁的CME300 FPGA教程,里面有几个例程,并附有源代码,初学者可尽快入门。-For Beijing micro Accord CME300 FPGA tutorial, there are a few routines, with source code, beginners can start as soon as possible.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.25mb
    • 提供者:yy
« 1 2 ... .71 .72 .73 .74 .75 3076.77 .78 .79 .80 .81 ... 4323 »
搜珍网 www.dssz.com