CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .41 .42 .43 .44 .45 3346.47 .48 .49 .50 .51 ... 4323 »
  1. hdlc

    0下载:
  2. HDLC通信协议,FPGA实现,包含源文件和仿真测试文件。-HDLC comunication
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:347.26kb
    • 提供者:lirui
  1. frequency_division

    0下载:
  2. 三分频电路是硬件工程师招聘中必考题目,看似简单却能够挂到很多人,这里给出三分频的VHDL设计,其他奇数分频电路均可以参考此分频设计。其中并附有简单的偶数分频设计-Here are three points frequency VHDL design, other odd points frequency circuit can refer to this crossover design.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4.12kb
    • 提供者:lirui
  1. decoder_3_8

    0下载:
  2. 对于初学FPGA者,需要掌握各种编码、译码,这里给出3-8译码的VHDL设计代码。-For the beginner to the FPGA, need to master all kinds of coding, decoding, presented here 3-8 decoding VHDL design code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.95kb
    • 提供者:lirui
  1. 20140825

    0下载:
  2. FPGA设计在设计过程中使用ISE软件自带的IP核时,消耗资源太大的时候,需要自己编写滤波器的源代码,这里给出我们常用的串行FIR核的verilog语言代码设计文件,并通过作者时序仿真验证,并用于实际的项目中。-The FPGA design in the design process of ISE software used to own the IP core, consume resources is too big, need to write your own source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-19
    • 文件大小:5.29mb
    • 提供者:lirui
  1. FIR

    0下载:
  2. FPGA设计在设计过程中使用ISE软件自带的IP核时,消耗资源太大的时候,需要自己编写滤波器的源代码,这里给出我们常用的串行FIR核的verilog语言代码设计文件,并通过作者时序仿真验证,并用于实际的项目中。-The FPGA design in the design process of ISE software used to own the IP core, consume resources is too big, need to write your own source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-20
    • 文件大小:5.72mb
    • 提供者:lirui
  1. gray2bin

    0下载:
  2. 格雷码转二进制 格雷码转二进制-Transfer binary Gray code binary Gray code switch
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:596byte
    • 提供者:wcc
  1. digital_demo

    0下载:
  2. 数码管扫描驱动,用Verilog编写,采用模块化思想-digital tube scan driver writen by verilog,using the thought of module
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:5.68kb
    • 提供者:george ma
  1. water_led

    0下载:
  2. led流水灯,使用Verilog编程,使用模块化思想-water_led,use verilog language and the thought of module
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:390.8kb
    • 提供者:george ma
  1. flash_and_water

    0下载:
  2. 闪耀和流水灯并行,使用Verilog语言-Flash and water led,run at the same time,using verilog language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:125.76kb
    • 提供者:george ma
  1. Experiment03

    0下载:
  2. 这个功能是按键消抖,通过模块化的建模思想来编程的-This feature is key debounce, modular modeling idea to programming
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:121.65kb
    • 提供者:george ma
  1. Experiment05

    0下载:
  2. 这个程序的功能是发送sos求救信号,模块化编程思想-Feature of this program is to send a distress signal sos
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-23
    • 文件大小:131.52kb
    • 提供者:george ma
  1. VHDL-2

    0下载:
  2. Chapter two VHDL Programming
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:201.97kb
    • 提供者:Manikandan
« 1 2 ... .41 .42 .43 .44 .45 3346.47 .48 .49 .50 .51 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭