CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .68 .69 .70 .71 .72 3473.74 .75 .76 .77 .78 ... 4323 »
  1. counterdiv

    0下载:
  2. 用D触发器组成2分频电路,并对时钟进行计数-2-div frequency using D flip-flop circuit.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.22kb
    • 提供者:lu
  1. EX3_LED

    0下载:
  2. 完成LED的自加功能,里面包含完整的说明和测试文件-Complete self-plus-function LED, which contains complete instructions and test files
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.07mb
    • 提供者:蔡润泽
  1. EX4-DA_TLC5615

    0下载:
  2. 主要实现AD转换模块的驱动,包括AD的测试模块。-The main driver to achieve AD conversion module, including AD test modules
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.24mb
    • 提供者:蔡润泽
  1. EX7_BINARY2GRAY

    0下载:
  2. 本模块是实现格雷码和二进制码的转换,并给出仿真测试文件-This module is to achieve the conversion of Gray code and binary code, and give the simulation test file
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:2.92mb
    • 提供者:蔡润泽
  1. antenna-effect

    0下载:
  2. 硬件电路设计中消除天线效应的电路RTL级Verilog代码-RTL grade of Verilog codes for reducing antenna effect
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:16.81kb
    • 提供者:曹晨曦
  1. RAM_Delay

    0下载:
  2. 利用块RAM实现数据延时,ab两路数据的位宽都是32位,a路延时16个时钟,b路延时8个时钟-Using block RAM data latency, ab two way data bits wide is 32, a way to delay 16 clock, eight clock delay b road
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:588byte
    • 提供者:PT
  1. LED

    0下载:
  2. 控制LED灯显示 滑动开关0往上时红色LED0会亮 滑动开关1往上时红色LED1会亮 滑动开关0与1在相同状态红色LED2会亮 滑动开关0与1皆往上红色LED3会亮 -Control LED lights display the slide switch to 0 will light up red LED0 1 slide switch will light up red LED1 slide switch between 0 and 1 in the same state wil
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:59.51kb
    • 提供者:wangjiansong
  1. ask

    0下载:
  2. 基于Quartus9开发的一个关于ASK调制和解调的仿真,顶层用原理图,各个模块使用VHDL语言编写-Quartus9 developed a simulation on ASK modulation and demodulation based on the top floor with a schematic, each module using VHDL language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:7.8kb
    • 提供者:田纪龙
  1. TLV5619

    0下载:
  2. vhdl 实现的tlv5619模块测试程序,时序简单可行,便于移植。-this vhdl file for tlv5619,it convient to move to other place to use.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:433.35kb
    • 提供者:董扬
  1. designreport

    0下载:
  2. 简易自动售货机,带led动画,可进货找零选择不同商品-Easy vending machines, with led animation, the change may choose to purchase different commodities
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.32mb
    • 提供者:王旋
  1. Decoder

    0下载:
  2. 74ls138译码器所有功能的实现,结构风格-entity of 74ls138 decoder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:775.99kb
    • 提供者:GUOQIANG
  1. fft_512

    0下载:
  2. 采用Xilinx提供的VHDL FFT ip核实现512点FFT,可以实现使能控制、时钟控制等功能-Using Xilinx provides VHDL FFT ip core to achieve implementation of 512 points FFT, with enable control, clock control and other functions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-22
    • 文件大小:6.3mb
    • 提供者:Horace Sun
« 1 2 ... .68 .69 .70 .71 .72 3473.74 .75 .76 .77 .78 ... 4323 »
搜珍网 www.dssz.com