资源列表
FPGA_fir
- FPGA/CPLD设计数字滤波器（FIR和IIR），已经仿真测试-FPGA/CPLD design digital filters (FIR and IIR), has simulation test
base_4_fft
- 基4FFT原理及MATLAB实现，基本原理，编程思想等-base——4 FFT principle and MATLAB implementation, the basic principles of programming ideas, etc.
FIR_filter_based_on_fpga_in_VHDL
- 主要介绍基于FPGA的FIR滤波器的实现及其设计文档，VHDL语言-It introduces the realization and design documents FPGA-based FIR filters, VHDL language
TEXTIO_in_vhdl_sim
- VHDL仿真中的TEXTIO及其应用,介绍、定义、仿真-TEXTIO VHDL simulation and its applications, introduction, definition, simulation
SGDMA_dispatcher
- SGDMA包含以下特性： l 根据描述符进行中断使能 l 包传输长度限制 l 视频帧缓冲驻留 l 不对齐存储器访问 l 静态和可编程突发处理 l 数据位宽高达1024-bit l 独立的收发描述符缓冲 l 支持64-bit地址 (必须使用 Qsys 12.1或之后的版本) l 4GB缓冲传输 l 可编程跨越（以字为单位） l 可编程添加描述符 l 用户可定制功能（提高逻辑和存储器利用率）-SGDMA includes the following f
ds18b20_ip
- DS18B20芯片的FPGA驱动，采用的语言是verilog。-DS18B20 chip FPGA driven language used is verilog.
DE2_70_CAMERA
- 这是基于de2-70的d5m摄像头控制还可以在vga上输出640x480的图像 -This is based on d5m camera control de2-70 can also output a 640x480 image on the vga
voter7
- 七位表决器，在QuartusII 13.0中，使用原理图输入，分模块设计，并带有仿真波形-Seven input voters,Designed in QuartusII 13.0,using schematic input design, Three module design, and simulation waveform
traffic_light
- 交通灯控制，分为6个状态，状态1：复位，所有的灯熄灭；状态2：东西绿南北红维持15s时间；状态3：东西黄南北红维持5s时间；状态4：东西红南北绿维持15s时间；状态5：东西红南北黄维持5s时间；状态6：所有变为红灯维持5s时间。各个状态时间可修改，备注清晰-Traffic light control, divided into six states, state 1: reset, all the lights went out 2 State: things green north and
uart
- UART串口通信，50M晶振，256000波特率（从9600到256000可选），8位数据，1位开始，1位结束，没有校验位，测试稳定传输。-UART serial communication, 50M crystal, 256,000 baud rate ( 9600-256000 optional), 8 data bits, 1 start, an end, no parity bit, stable transmission test.
alu
- 这是一个alu源代码，是大学数字电路课的实验课作业。-this is a alu code.
Booth2_16
- 这是16位booth阶2的有符号乘法器及其相关测试程序-16 bit booth order 2 with symbolic multipliers and related test procedures