CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .86 .87 .88 .89 .90 491.92 .93 .94 .95 .96 ... 4323 »
  1. USB_HID

    0下载:
  2. 全名的USB HID协议例子.包括HIDtoUARTExample MouseExample等例子-Full name of the USB HID protocol examples, including examples such HIDtoUARTExample MouseExample
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.1mb
    • 提供者:高达
  1. stopwatch

    0下载:
  2. 此为秒表计数器的硬件描述语言源程序,有清零键和暂停键。该例子比较简单,适合初学者。有分频、十进制、六进制、秒表共四部分组成-This is the stopwatch counter hardware descr iption language source code , a clear key and the Pause button . The example is simple , suitable for beginners . Took part in the frequency ,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:181.28kb
    • 提供者:jacob
  1. DDS_trans_final

    0下载:
  2. DDS芯片AD9854的配置文件,能配置正弦波的频率和幅度,也能配置相关的调制方式和调制参数,只要根据芯片资料给出合适的控制字入口参数即可,都是我在项目开发实际应用的代码,希望对大家有点帮助-AD9854 DDS chip, the configuration file, to configure the frequency and amplitude sine wave can also configure the relevant parameters of modulation and m
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.11mb
    • 提供者:林鹏
  1. led_keyboard

    0下载:
  2. 用verilog语言实现键盘的移动扫描,这是基于ise实现的。 -Verilog language keyboard with a mobile scanner, which is based on the ise to achieve.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:588byte
    • 提供者:启帆
  1. fpga_FILTER

    0下载:
  2. 基于FPGA的可编程数字滤波器系统,基于FPGA的数字滤波器的设计与实现,基于FPGA流水线分布式算法的FIR滤波器的实现-FPGA-based programmable digital filter system, the digital filter based on FPGA Design and Implementation, Distributed Pipelined FPGA-based FIR filter algorithm to achieve
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.32mb
    • 提供者:玉玲
  1. interweave_1

    0下载:
  2. 用VHDL语言编写的实现交织编码和解交织功能的代码。交织采用按行写入,按列读出的方法实现。主要包括:信源信号产生(20位的m序列),交织器,解交织器。为实现流水线的操作,采用了两个交织器和两个解交织器,当一个写入数据的时候,另一个读出数据。-Implementation using VHDL language features Interleaved Coded deinterleave code. Intertwined with by line write, read out by colu
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:36.37kb
    • 提供者:李修函
  1. Xil3S500E_revD_emac

    0下载:
  2. spartan 3e开发板中实现以太网通讯-spartan 3e development board Ethernet communications
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:658.8kb
    • 提供者:zyb
  1. flash_memory

    0下载:
  2. VHDL model for a NOR Flash
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:37.54kb
    • 提供者:aerious
  1. Verilog-HDL-intra_prediction

    0下载:
  2. 基于H.264的帧内预测中4×4块的9种预测方法的源程序-H.264 intra prediction based on 4 × 4 block prediction method of the source 9
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:21.76kb
    • 提供者:宁馨儿
  1. ISP_FPGA_PAPER_04

    0下载:
  2. 视频扫描格式转换算法设计及其芯片实现.nh-Video scan format conversion algorithm and its chip. Nh
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-27
    • 文件大小:8.9mb
    • 提供者:jiangyong
  1. cnt10

    0下载:
  2. 一个用VHDL语言编写的十进制计数器,后续还有分频器、数据选择器、七段数码显示程序等软件平台是Quartus II 7.2 ,最后通过这些小的模块可以组合起来制作出一个时钟或者其它的任意进制计数器,适合初学者,通过这些程序,刚接触VHDL的学习者可以一步步的去认识和了解VHDL,最后通过设计一个具有实用功能的电路,来增加学习者的成就感和学习兴趣。所有程序软硬件调试都成功通过,硬件平台是自己学校设计的一块开发板,要了解的可以联系本人。联系QQ:782649157 -VHDL language us
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:236.74kb
    • 提供者:QQ
  1. AD0809

    0下载:
  2. 基于FPGA的AD/DA控制VHDL程序-Based on the FPGA AD/DA control VHDL program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:575byte
    • 提供者:wang
« 1 2 ... .86 .87 .88 .89 .90 491.92 .93 .94 .95 .96 ... 4323 »
搜珍网 www.dssz.com