CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .84 .85 .86 .87 .88 2589.90 .91 .92 .93 .94 ... 4323 »
  1. uplodthis

    0下载:
  2. this is a multiplier
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:769byte
    • 提供者:Dib
  1. get-start-with-modulesim

    0下载:
  2. 内含基于altera公司的FPGA芯片用modulesim仿真步骤,和详细实例,教会怎么使用modulesim仿真和编写testbench程序。-Altera FPGA-based embedded chip company with modulesim simulation steps, and detailed examples, how to use the church modulesim testbench simulation and preparation procedures.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-21
    • 文件大小:35.81mb
    • 提供者:guowei
  1. bingchuan

    0下载:
  2. 简单的vhdl的四位并串转换程序,可以实现数据的并串转换-Simple vhdl string of four and the conversion process, can convert the data and the string
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:3.01kb
    • 提供者:alice
  1. jibenrenwu1

    0下载:
  2. 一个用vhdl语言写的简单输出正弦波的程序,适用于初学者-Vhdl language used to write a simple sine wave output of the program, for beginners
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.02mb
    • 提供者:alice
  1. pwm

    0下载:
  2. 一个用vhdl语言编程的可以实现pwm方波的简单程序-A programming language with vhdl pwm square wave can be achieved simple program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:541.73kb
    • 提供者:alice
  1. naozhong

    0下载:
  2. 一个用vhdl语言编写的可以实现闹钟功能的程序,精确到s-Written in a language with vhdl alarm programs can achieve an accuracy of s
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:377.83kb
    • 提供者:alice
  1. gold_VHDL

    0下载:
  2. 一个用vhdl语言编写的程序,可以实现gold码的发生-A program using vhdl language, can the occurrence of gold codes
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:235.63kb
    • 提供者:alice
  1. affine-hull

    0下载:
  2. 对仿射包 仿射子空间的介绍 很好的讲述的仿射包的建立以及分类方法-Affine subspace of affine package a good introduction to the package about the affine classification of the establishment and
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:566.77kb
    • 提供者:王静
  1. verilog

    0下载:
  2. 带同步清0、同步置1的D触发器,可以实现D触发器-0 with synchronous clear, synchronous set 1 D flip-flop, D flip-flop can be achieved
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:109.54kb
    • 提供者:fy7554
  1. decode

    0下载:
  2. 该程序适用于verilog初级入门者,对于4*4图像编码后生成的编码进行译码,得到编码前的数据-This procedure applies to verilog primary beginners, for 4* 4 image coding coding generated after decoding to obtain the data before encoding
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:165.9kb
    • 提供者:xujie
  1. dspic_FFT_DSPlib

    0下载:
  2. 改程序实现了用microchip公司dspic30f5015实现了快速傅里叶变换FFT算法。-Reform program with the microchip company to achieve the realization of the fast Fourier transform dspic30f5015 FFT algorithm.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:34.68kb
    • 提供者:吴传平
  1. ADC_DSP_FIR_Filter

    0下载:
  2. 改程序实现了通过dspic30f5015内部ADC模块对模拟量进行采集,之经过FIR滤波,-Reform program implemented by the internal ADC module dspic30f5015 analog acquisition, the after FIR filtering,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:499.72kb
    • 提供者:吴传平
« 1 2 ... .84 .85 .86 .87 .88 2589.90 .91 .92 .93 .94 ... 4323 »
搜珍网 www.dssz.com