CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .82 .83 .84 .85 .86 2587.88 .89 .90 .91 .92 ... 4323 »
  1. usb20arm_by

    0下载:
  2. vhdl for usb2.0 interface-vhdl for usb2.0
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2.5kb
    • 提供者:gerile
  1. Estimating19609112312005

    0下载:
  2. Simple exercise that calculate the Taylor expansion of the exponential function. Input variables: degree N vector of evaluation points, x At each step plots the Taylor polynomial and compare with the real function function y=
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:4.32kb
    • 提供者:ali
  1. VGA_Controller-(2)

    0下载:
  2. vhdl VGA controller
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.78kb
    • 提供者:roy
  1. VGA_Controllerin-vhdl

    0下载:
  2. VHDL VGA controller that can controller the video (vga) scgy sginals
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.84kb
    • 提供者:roy
  1. adder4_head

    0下载:
  2. 4位二进制并行加法器。现在普遍使用的并行加法器是超前进位加法器,在几个全加器的基础上增加了一个超前进位形成逻辑,以减少由于逐步进位信号的传递所造成的时延。-Four binary parallel adder. Now commonly used parallel adder is advanced in several adder, carries on the basis of QuanJia device adds an advanced form logic, to reduce car
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:245.9kb
    • 提供者:张凯
  1. shift4

    0下载:
  2. 移位寄存器中的数据可以在移位脉冲作用下一次逐位右移或左移,数据既可以并行输入、并行输出,也可以串行输入、串行输出,还可以并行输入、串行输出,串行输入、并行输出,十分灵活,用途也很广。 -The data in the shift register in shift pulses can move or by bit right next moves left, data can be parallel input, parallel output, also can serial input,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:187.69kb
    • 提供者:张凯
  1. shift16

    0下载:
  2. The data in the shift register in shift pulses can move or by bit right next moves left, data can be parallel input, parallel output, also can serial input, serial output, still can parallel input, output, serial input, serial, parallel output is fle
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:270.74kb
    • 提供者:张凯
  1. mux16

    0下载:
  2. 在乘法器电路中,乘数中的每一位都要和被乘数的每一位相与,并产生其相应的乘积位。这些局部乘积要馈入到全加器的阵列中(合适的时候也可以用半加器),同时加法器向左移位并表示出乘法结果。-On time-multiplier circuit, in each of the multiplier to each BeiChengShu paleotopography, and produce its corresponding product bits. These local product will
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:540.9kb
    • 提供者:张凯
  1. adder

    0下载:
  2. 加法器是产生数的和的装置。加数和被加数为输入,和数与进位为输出的装置为半加器。若加数、被加数与低位的进位数为输入,而和数与进位为输出则为全加器。-The number of adder is produced and device. Addend and BeiJiaShu as input, and the device for output with binary for half a gal device. If BeiJiaShu and low addends, into digits
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:294.6kb
    • 提供者:张凯
  1. ECAN-1

    0下载:
  2. ECAN-1 can module based on the microcontroller MCP2515
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:243.22kb
    • 提供者:Alex
  1. UART11

    0下载:
  2. uart实现,原理图方式,介绍串口实现的模块及实现方式-uart implementation schematic way to introduce the serial interface modules and implementations
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:48.63kb
    • 提供者:李仕意
  1. DE1_SD_Card_Audio

    0下载:
  2. altera de1系列SD卡音乐播放工程 插入SD卡可直接播放-altera de1 series of projects into the SD card SD card music player can play
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-01
    • 文件大小:13.19mb
    • 提供者:zoujiaji
« 1 2 ... .82 .83 .84 .85 .86 2587.88 .89 .90 .91 .92 ... 4323 »
搜珍网 www.dssz.com