CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .78 .79 .80 .81 .82 2583.84 .85 .86 .87 .88 ... 4323 »
  1. Dn

    0下载:
  2. DSP和FPGA的1553B总线接口电路设计DSP and FPGA-1553B bus interface circuit design-DSP and FPGA-1553B bus interface circuit design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:227.8kb
    • 提供者:zui3000
  1. branches

    0下载:
  2. vlsi counter code uploaded in vhdl language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:1.35mb
    • 提供者:pandiyan
  1. tags

    0下载:
  2. vhdl code for cyclic
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.35mb
    • 提供者:pandiyan
  1. blockdram

    0下载:
  2. vhdl code for cyclic block
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:664byte
    • 提供者:pandiyan
  1. cfft

    0下载:
  2. vhdl code for cyclic cfft
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:2.28kb
    • 提供者:pandiyan
  1. cfft_control

    0下载:
  2. vhdl code for cyclic cfft control
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:964byte
    • 提供者:pandiyan
  1. chipromlmp

    0下载:
  2. 片内ROM的LPM应用(适用于存储容量比较大的场合,本节具体描述的ROM为存储了256个点的SIN函数值)-Slice the application within LPM ROM
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:2.76kb
    • 提供者:王国庆
  1. register

    0下载:
  2. 用VHDL语言实现各种寄存器,包括简单移位寄存器,并行存取的移位寄存器,算术移位和逻辑移位寄存器-VHDL language using a variety of registers, including a simple shift register, parallel access shift registers, arithmetic and logic shift register shift
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.54mb
    • 提供者:吴鸿腾
  1. intel_eagle_vga_732_mb

    0下载:
  2. VGA Driver specifications
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-17
    • 文件大小:25.12mb
    • 提供者:uma
  1. verilog_frenqucy_div

    0下载:
  2. 使用verilog语言实现任意分频的设计,各位verilog学习者或者IC设计验证人员可以参考。-Verilog language use the design of any frequency, you verilog learners or who can refer to IC design verification.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:5.82kb
    • 提供者:宙斯黄
  1. multiply

    0下载:
  2. 实验报告中完成以下功能:在maxplus2 环境下,完成4bit × 4bit 运算功能,并模拟显示出相关内容,设计动态扫描显示电路,显示两位字符,以便用在4bit × 4bit运算中。 (附源程序代码)-multiplay under maxplus2,use VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:34.6kb
    • 提供者:张三
  1. ALU_DSN

    0下载:
  2. 算术逻辑部件设计实例,ALU_design,供大家参考。-ALU design example, ALU_design, for your reference.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:311.14kb
    • 提供者:宙斯黄
« 1 2 ... .78 .79 .80 .81 .82 2583.84 .85 .86 .87 .88 ... 4323 »
搜珍网 www.dssz.com