CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .79 .80 .81 .82 .83 2584.85 .86 .87 .88 .89 ... 4323 »
  1. multiplication

    0下载:
  2. multiplication code with its test for n bit -multiplication code with its test for n bit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:102.03kb
    • 提供者:sab
  1. RAM

    0下载:
  2. ram code in VHDL with its test code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:108.19kb
    • 提供者:sab
  1. Simulink-to-VHDL-Route

    0下载:
  2. This paper presents the way of speeding up the route from the oretical design with Simulink/Matlab, via behavioral simulation in fixed-point arithmetic to the implementation on either FPGA or custom silicon. This has been achieved by porting
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:144.46kb
    • 提供者:jack
  1. 61EDA_H166

    0下载:
  2. 是个好东西 关于VHDL 实现FFT的 大家有兴趣的话 可以下载下看看。-about vhdl to realise fft.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.2mb
    • 提供者:施佩琦
  1. HAS160

    0下载:
  2. HAS-160 Cipher algorithm verilog code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:9.44kb
    • 提供者:Tommy
  1. jxd1

    0下载:
  2. 交通灯控制源代码 用QUARTERSii编写-Traffic light control source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:181.52kb
    • 提供者:meilanzhuju
  1. Verilog---shejijingdianshili

    0下载:
  2. 经典Verilog的程序设计实例,里面包含了各个实例的详细解释和分析,适合各类开发人员使用-Verilog programming classic example, which contains a detailed explanation of each instance and analysis for all types of developers
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:110.63kb
    • 提供者:林雨
  1. VHDL-based-digital-frequency-meter-

    0下载:
  2. 本源码介绍了基于VHDL的数字频率计设计,其风格简约而实用-The source describes the VHDL-based digital frequency meter design, the style is simple and practical
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:7.56kb
    • 提供者:helong
  1. VHDL-based-taxi-meter

    0下载:
  2. 本源码介绍了一种出租车计价器的设计方案,并且是基于VHDL语言,可以轻松在FPGA/CPLD上实现-This source presents a taxi meter design, and is based on the VHDL language, you can easily in the FPGA/CPLD to realize
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:4.38kb
    • 提供者:helong
  1. dianziqin

    0下载:
  2. 电子琴设计 拥有停止 继续 调速等功能 用EDA编写-Keyboard design has to stop the governor and other functions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:795.59kb
    • 提供者:meilanzhuju
  1. Fign

    0下载:
  2. FPGA嵌入式边界扫描总线控制系统设计FPGA embedded boundary-scan bus control system design-FPGA embedded boundary-scan bus control system design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:412.63kb
    • 提供者:gu
  1. rategy

    0下载:
  2. FPGA的板级BIST设计和实现策略FPGA board-level BIST design and implementation strategy-FPGA board-level BIST design and implementation strategy
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:238.05kb
    • 提供者:gu
« 1 2 ... .79 .80 .81 .82 .83 2584.85 .86 .87 .88 .89 ... 4323 »
搜珍网 www.dssz.com