CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .97 .98 .99 .00 .01 2602.03 .04 .05 .06 .07 ... 4323 »
  1. verilog

    0下载:
  2. 基于DSP和FPGA的CCD 图像采集系统设计与实现-FPGA-based DSP and CCD image acquisition system design and implementation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:25.43kb
    • 提供者:郭天然
  1. FPGA

    0下载:
  2. 基于FPGA的高速图像采集/处理卡 主要内容为高性能FPGA作为核心的高速图像采集处理卡的应用-FPGA-based high-speed image acquisition/processing card mainly for high performance FPGA as the core of the high-speed image acquisition and processing card applications
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:318.24kb
    • 提供者:郭天然
  1. 92977818259a

    0下载:
  2. 8259a的VHDL源代码 对于8086开发很有用-8259a of the VHDL source code is useful for the 8086 development
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:66.07kb
    • 提供者:gcc
  1. 503851590-30V

    0下载:
  2. 0-30伏的稳压电源的设计 对模电初学有用-Assembly and machine code corresponding to the table there for beginners 8086
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.38mb
    • 提供者:gcc
  1. 0023154

    0下载:
  2. 机器码的转换 对初学8086者非常的有用-8086 machine code conversion of those very useful beginners
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:9.47kb
    • 提供者:gcc
  1. ADE-papaer-I

    0下载:
  2. analog and digital electronics
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:64.39kb
    • 提供者:prabhat
  1. Full-Adder

    0下载:
  2. Full Adder to add 4 bits of input
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:631byte
    • 提供者:med7at2010
  1. CPUtest

    0下载:
  2. AU3源码,CPU和内存检测工具,可用于系统部署-AU3 source, CPU and memory testing tool for system deployment
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:986byte
    • 提供者:韩云辉
  1. P

    0下载:
  2. 介绍VHDL的,很不错,可以作为参考。希望能对大家有帮助-VHDL descr iption, very good, can be used as reference. Hope it' ll help
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:51.79kb
    • 提供者:梁杨
  1. vga

    0下载:
  2. 基于QuartusII 6.0 环境的vga驱动程序,所用芯片为EP1C6Q240C8,开发板时钟50M,显示模式800*600,72Hz,内容是在频幕显示几条直线。-Environment based on QuartusII 6.0 vga drivers, the chips for the EP1C6Q240C8, development board clock 50M, the display mode 800* 600,72 Hz, the frequency content of
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:214.88kb
    • 提供者:x_metal
  1. LED

    0下载:
  2. verilog implementation of seven segment LED decoder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:895byte
    • 提供者:prateek
  1. keyscan

    0下载:
  2. verilog implementation of a key scanner
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:802byte
    • 提供者:prateek
« 1 2 ... .97 .98 .99 .00 .01 2602.03 .04 .05 .06 .07 ... 4323 »
搜珍网 www.dssz.com